JPS59201153A - スタンドアロン型画像処理システムのホスト接続方式 - Google Patents
スタンドアロン型画像処理システムのホスト接続方式Info
- Publication number
- JPS59201153A JPS59201153A JP7378583A JP7378583A JPS59201153A JP S59201153 A JPS59201153 A JP S59201153A JP 7378583 A JP7378583 A JP 7378583A JP 7378583 A JP7378583 A JP 7378583A JP S59201153 A JPS59201153 A JP S59201153A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- host
- image
- local
- stand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、スタンドアロン型画像処理システムをホスト
コンピューターシステム（以下単にホストと称する）に
接続する方式に関する。
コンピューターシステム（以下単にホストと称する）に
接続する方式に関する。
従来から、スタンドアロン型画像処理システムをホスト
に接続し、ホスト側の大容量メモリ空間および大容量デ
ィスク装置などを利用する構成がとられる場合がある。
に接続し、ホスト側の大容量メモリ空間および大容量デ
ィスク装置などを利用する構成がとられる場合がある。
第１図はスタンドアロン型画像処理システムをホストに
接続した従来のホスト接続方式を採用したシステムの一
例を示す構成図である。
接続した従来のホスト接続方式を採用したシステムの一
例を示す構成図である。
まず図中破線で囲んだスタンドアロン型画像処理システ
ムＸの構成について説明する。スタンドアロン型画像処
理システムの中心となるローカルＣＰＵ１にＤＭＡバス
２とＩ１０バス６が接続されている。ＤＭＡバス２には
セレクタチャンネル（ＳＬＣＨ）４を介して画像プロセ
ッサ５が接続され、この画像プロセッサ５には画像メモ
リ６が接続されている。また、ＤＭＡバス２にはローカ
ル側（ローカルＣＰＵ１側９のソフトデータを記憶する
ディスク装置７が接続されている。エルバス６には、ロ
ーカル側のシステム及びホスト側（後述するホス）ＣＰ
Ｕ側）の画像処理をコントロールするコマンド入力用コ
ンンール（コンノール）８と、画像メモリ６への画像デ
ータの入出力を行う入出力装置（画像し０を）９が接続
され、この画像工１０９は画像メモリ６に接続されてい
る。
ムＸの構成について説明する。スタンドアロン型画像処
理システムの中心となるローカルＣＰＵ１にＤＭＡバス
２とＩ１０バス６が接続されている。ＤＭＡバス２には
セレクタチャンネル（ＳＬＣＨ）４を介して画像プロセ
ッサ５が接続され、この画像プロセッサ５には画像メモ
リ６が接続されている。また、ＤＭＡバス２にはローカ
ル側（ローカルＣＰＵ１側９のソフトデータを記憶する
ディスク装置７が接続されている。エルバス６には、ロ
ーカル側のシステム及びホスト側（後述するホス）ＣＰ
Ｕ側）の画像処理をコントロールするコマンド入力用コ
ンンール（コンノール）８と、画像メモリ６への画像デ
ータの入出力を行う入出力装置（画像し０を）９が接続
され、この画像工１０９は画像メモリ６に接続されてい
る。
なお、前記セレクタチャンネル４は画像プロセッサ５、
画像メモリ６ヘコマンドおよびデータを入出力し、画像
プロセッサ５は、画像メモリ６の入出力コントロールお
よびそのデータ処理（特に画像特有の処理）を高速に実
行し、また、画像メモリ６は画像データを記憶する機能
をそれぞれ持っている。
画像メモリ６ヘコマンドおよびデータを入出力し、画像
プロセッサ５は、画像メモリ６の入出力コントロールお
よびそのデータ処理（特に画像特有の処理）を高速に実
行し、また、画像メモリ６は画像データを記憶する機能
をそれぞれ持っている。
上記ＤＭＡバス２はプロセッサーインター７エイスモジ
ユール（ＰＩＭ）１０．プロセッサーインター７エイス
モジユール（ＰＩＭ）１１を介してホストＣＰＵ１２に
結合されるＤＭＡバス１６に接続されている。このホス
トＣＰＵＩ ２はホストコンピューターシステムを構成
する中心となるもので、ＤＭＡバス１３にはホスト側の
ソフトデータを記憶する大容量ディスク装置１４等が接
続され、また、ホストＣＰＵ１２に接続されているエル
バス１５には図示されない周知の装置が接続されてホス
ト側のシステムを構成している。
ユール（ＰＩＭ）１０．プロセッサーインター７エイス
モジユール（ＰＩＭ）１１を介してホストＣＰＵ１２に
結合されるＤＭＡバス１６に接続されている。このホス
トＣＰＵＩ ２はホストコンピューターシステムを構成
する中心となるもので、ＤＭＡバス１３にはホスト側の
ソフトデータを記憶する大容量ディスク装置１４等が接
続され、また、ホストＣＰＵ１２に接続されているエル
バス１５には図示されない周知の装置が接続されてホス
ト側のシステムを構成している。
上記のような従来のホスト接続方式では、ＰＩＭＩＯｌ
ｌｌなどを使用して、ローカルＣＰＵＩ、ホストＣＰＵ
１２のＤＭＡバス２．１３を結合する方式がとられてい
る。従って、ホス）ＣＰＵ１２が画像データをアクセス
する場合（１）ホス）ＣＰＵ１２〜ロ一カルＣＰＵ１問
および（２）ローカルＣＰＵ１〜画像メモリ６間の２段
階のデータ転送が必要となり、転送時間が長くなる欠点
がある。特に画像データの場合、データ量が多いためこ
の影響は大きく、例えば、サイズが５１２Ｘ５１２のカ
ラー画像のデータ量は１点１バイトとして７６８ Ｋ
Ｂとなる。
ｌｌなどを使用して、ローカルＣＰＵＩ、ホストＣＰＵ
１２のＤＭＡバス２．１３を結合する方式がとられてい
る。従って、ホス）ＣＰＵ１２が画像データをアクセス
する場合（１）ホス）ＣＰＵ１２〜ロ一カルＣＰＵ１問
および（２）ローカルＣＰＵ１〜画像メモリ６間の２段
階のデータ転送が必要となり、転送時間が長くなる欠点
がある。特に画像データの場合、データ量が多いためこ
の影響は大きく、例えば、サイズが５１２Ｘ５１２のカ
ラー画像のデータ量は１点１バイトとして７６８ Ｋ
Ｂとなる。
なお第１表は上記従来方式による２段階の転送例を示し
たものである。
たものである。
ｉｆ表
但し、ローカルＣＰＵＩ側では転送バッファが大きくと
れないため、Ｎ１、Ｎ２は７６８ＫＢデータの場合、３
２にバッファとして各々２４回となる。
れないため、Ｎ１、Ｎ２は７６８ＫＢデータの場合、３
２にバッファとして各々２４回となる。
本発明の目的は、上記の欠点に鑑み、スタンドアロン型
画像処理システムとホスト側システム間の画像データの
転送を高速化したスタンドアロン型画像処理システムの
ホスト接続方式を提供することにある。
画像処理システムとホスト側システム間の画像データの
転送を高速化したスタンドアロン型画像処理システムの
ホスト接続方式を提供することにある。
本発明は、ローカルＣＰＵ、画像プロセッサ、画像メモ
リなどを有するスタンドアロン型画像処理システムのホ
スト接続方式において、ローカルＣＰＵ側の画像プロセ
ッサに、ローカルＣＰＵおよびホストＣＰＵを切り替え
スイッチを介して接続し、この切り替えスイッチにより
ホストＣＰＵと前記画像プロセッサとを直接連絡し、ホ
ストＣＰＵが画像プロセッサを直接動作するようにし、
且つ、四−カルＣＰＵ側のみで処理するときはこの切り
替えスイッチによりローカルＣＰＵと前記画像プロセッ
サを連絡するホスト接続方式をとることにより、上記目
的を達成する。
リなどを有するスタンドアロン型画像処理システムのホ
スト接続方式において、ローカルＣＰＵ側の画像プロセ
ッサに、ローカルＣＰＵおよびホストＣＰＵを切り替え
スイッチを介して接続し、この切り替えスイッチにより
ホストＣＰＵと前記画像プロセッサとを直接連絡し、ホ
ストＣＰＵが画像プロセッサを直接動作するようにし、
且つ、四−カルＣＰＵ側のみで処理するときはこの切り
替えスイッチによりローカルＣＰＵと前記画像プロセッ
サを連絡するホスト接続方式をとることにより、上記目
的を達成する。
以下本発明のスタンドアロン型画像処理システムのホス
ト接続方式の一実施例を説明する。なお第１図と同回路
は同符号を用いる。第２図は本発明のスタンドアロン型
画像処理システムのホスト接続方式を適用したシステム
の一実施例を示す構成図である。ローカルＣＰＵ１に接
続されるＤＭＡバス２に、セレクタチャンネル（８ＬＣ
Ｈ）４を介して切り替えスイッチ（ＢＳＷ）１６が接続
され、このＢ８Ｗ１６は更に画像プロセッサ５に接続さ
れている。この画像プロセッサ５は画像メモリ乙に接続
され、この画像メモリ６は画像データの入出力装置（画
像Ｉ１０．．） ９を介してローカルＣＰＵ１に接続さ
れる■ρバス乙に接続される。
ト接続方式の一実施例を説明する。なお第１図と同回路
は同符号を用いる。第２図は本発明のスタンドアロン型
画像処理システムのホスト接続方式を適用したシステム
の一実施例を示す構成図である。ローカルＣＰＵ１に接
続されるＤＭＡバス２に、セレクタチャンネル（８ＬＣ
Ｈ）４を介して切り替えスイッチ（ＢＳＷ）１６が接続
され、このＢ８Ｗ１６は更に画像プロセッサ５に接続さ
れている。この画像プロセッサ５は画像メモリ乙に接続
され、この画像メモリ６は画像データの入出力装置（画
像Ｉ１０．．） ９を介してローカルＣＰＵ１に接続さ
れる■ρバス乙に接続される。
また、ＤＭＡバス２にはディスク装置７が接続され、■
」バス３にはコンソール８と５ＬＣＨ４が接続されてい
る。
」バス３にはコンソール８と５ＬＣＨ４が接続されてい
る。
上記ＢＳ’Ｗ１６は、セレクタチャンネル（、ｆ３Ｌ’
ＣＨ）１７を介してＤＭＡバス１３とＩ１０バス１５に
接続されており、これらＤＭＡバス１３とＩ１０バス１
５はホス）ＣＰＵ１２に接続されている。また、ＤＭＡ
バス１３には大容量ディスク装置１４が接続され、工ρ
バス１５は、ホス）ＣＰＵ１２とローカルＣＰＵ１間の
コマンドのやりとりを行なうインターフェイス（ＭＬＡ
−ＡＢ）１８を介してローカルＣＰＵ１側の工ρバス乙
に接続されている。なお、ＢＳＷｌ６はホストＣＰＵ１
２とローカルＣＰＵ１の両方から画像データのアクセス
を可能とするスイッチで、また５ＬＣＨ１７はホス）Ｃ
ＰＵ１２から画像プロセッサ５、画像メモリ６ヘコマン
ドおよびデータを入出力する機能な有し、他の装置およ
び部品は従来例と同様の機能を有する。
ＣＨ）１７を介してＤＭＡバス１３とＩ１０バス１５に
接続されており、これらＤＭＡバス１３とＩ１０バス１
５はホス）ＣＰＵ１２に接続されている。また、ＤＭＡ
バス１３には大容量ディスク装置１４が接続され、工ρ
バス１５は、ホス）ＣＰＵ１２とローカルＣＰＵ１間の
コマンドのやりとりを行なうインターフェイス（ＭＬＡ
−ＡＢ）１８を介してローカルＣＰＵ１側の工ρバス乙
に接続されている。なお、ＢＳＷｌ６はホストＣＰＵ１
２とローカルＣＰＵ１の両方から画像データのアクセス
を可能とするスイッチで、また５ＬＣＨ１７はホス）Ｃ
ＰＵ１２から画像プロセッサ５、画像メモリ６ヘコマン
ドおよびデータを入出力する機能な有し、他の装置およ
び部品は従来例と同様の機能を有する。
次に本実施例の動作について説明する。ローカルＣＰＵ
１のみでデータを処理する場合は、ＢＳＷｌ６を切り替
えてローカルＣＰＵ１と画像プロセッサ５を５ＬＣＨ４
を介して接続する。こうしておいてコンソール８からコ
マンドをローカルＣＰＵ１に与え、Ｓ Ｌ ＣＩ−Ｉ
４、ＢＳＷｌ６を径由して画像プロセッサ５および画像
メモリ６を動作させる。
１のみでデータを処理する場合は、ＢＳＷｌ６を切り替
えてローカルＣＰＵ１と画像プロセッサ５を５ＬＣＨ４
を介して接続する。こうしておいてコンソール８からコ
マンドをローカルＣＰＵ１に与え、Ｓ Ｌ ＣＩ−Ｉ
４、ＢＳＷｌ６を径由して画像プロセッサ５および画像
メモリ６を動作させる。
ところで、ローカル側で処理できない機能、例えば、ロ
ーカル側のアドレス空間より遥かに大きいアドレス空間
を処理時に必要とする場合は、予めホスト側にこれに対
処するソフトウェア−を作成しておき、コンソール８か
らローカルＣＰＵ１にコマンドを与える。このコマンド
はローカルＣＰＵ１からＩ１０バス６、インターフェイ
ス１８．１８′、Ｉ１０バス１５を通ってホストＣＰＵ
１２に送られる。これと同時にローカルＣＰＵＩはＢＳ
Ｗ１’６を切り替えて、ホス）ＣＰＵ１２を画像プロセ
ッサ５に直接連絡する。
ーカル側のアドレス空間より遥かに大きいアドレス空間
を処理時に必要とする場合は、予めホスト側にこれに対
処するソフトウェア−を作成しておき、コンソール８か
らローカルＣＰＵ１にコマンドを与える。このコマンド
はローカルＣＰＵ１からＩ１０バス６、インターフェイ
ス１８．１８′、Ｉ１０バス１５を通ってホストＣＰＵ
１２に送られる。これと同時にローカルＣＰＵＩはＢＳ
Ｗ１’６を切り替えて、ホス）ＣＰＵ１２を画像プロセ
ッサ５に直接連絡する。
すると、ホストＣＰＵ１２は、得られたコマンドを基に
５ＬＣＨＩ ７、ＢＳＷｉ６を径由して、画像プロセッ
サ５および画像メモリ６を動作させる。この動作完了時
またはエラー検出時には、ホストＣＰＵ１２はこのレス
ポンスをインターフエイ、ス１８′、１８を介してロー
カルＣＰＩＪｊに伝達する。ローカルｅＰＵ１はこのレ
スポンスにより上記コマンドの処理を終了する。次のロ
ーカル側のみで処理するコマンドの開始時に、ＢＳＷｌ
６をローカルＣＰＵＩ側に切り替える。
５ＬＣＨＩ ７、ＢＳＷｉ６を径由して、画像プロセッ
サ５および画像メモリ６を動作させる。この動作完了時
またはエラー検出時には、ホストＣＰＵ１２はこのレス
ポンスをインターフエイ、ス１８′、１８を介してロー
カルＣＰＩＪｊに伝達する。ローカルｅＰＵ１はこのレ
スポンスにより上記コマンドの処理を終了する。次のロ
ーカル側のみで処理するコマンドの開始時に、ＢＳＷｌ
６をローカルＣＰＵＩ側に切り替える。
本実施例によれば、ＢＳＷｌ６を切り替えることにより
、ローカルＣＰＵ１は勿論のことホストＣＰＵ１２が画
像プロセッサ５、画像メモリ６に直接アクセスすること
ができ、ホストＣＰＵ１２が画像データをアクセスする
場合その転送を１段階で済ますことができ、画像データ
の転送を高速化することができる。
、ローカルＣＰＵ１は勿論のことホストＣＰＵ１２が画
像プロセッサ５、画像メモリ６に直接アクセスすること
ができ、ホストＣＰＵ１２が画像データをアクセスする
場合その転送を１段階で済ますことができ、画像データ
の転送を高速化することができる。
なお、上記実施例では、画像メモリ６〜ホストＡバイト
とした場合で、ホス）ＣＰＵ側転送バッファが２５６に
とした場合、Ｎ３−３回となり、第１表で示した従来例
に比べて著しく転送回数を減少させることができ、画像
データの転送を高速化し得ることがわかる。
とした場合で、ホス）ＣＰＵ側転送バッファが２５６に
とした場合、Ｎ３−３回となり、第１表で示した従来例
に比べて著しく転送回数を減少させることができ、画像
データの転送を高速化し得ることがわかる。
なお、上記実施例ではスタンドアロン型画像処理システ
ムを前提として説明してきたが、本発明は大容量データ
の転送を伴うインテリジェント端末に応用することがで
きる。
ムを前提として説明してきたが、本発明は大容量データ
の転送を伴うインテリジェント端末に応用することがで
きる。
以上記述した如く本発明のスタンドアロン型画像処理シ
ステムのホスト接続方式によれば、ローカルＣＰＵ側の
画像プロセッサを、ホス）ＣＰＵとローカルＣＰＵに切
り替えスイッチを介して接続し、それぞれのＣＰＵが直
接前記画像プロセッサにアクセスする構成としたことに
より、スタンドアロン型画像処理システムとホストコン
ピューターシステム間の画像データの転送を高速化する
効果がある。
ステムのホスト接続方式によれば、ローカルＣＰＵ側の
画像プロセッサを、ホス）ＣＰＵとローカルＣＰＵに切
り替えスイッチを介して接続し、それぞれのＣＰＵが直
接前記画像プロセッサにアクセスする構成としたことに
より、スタンドアロン型画像処理システムとホストコン
ピューターシステム間の画像データの転送を高速化する
効果がある。
第１図はスタンドアロン型画像処理システムの従来のポ
スト接続方式を適用したシステム例を示す構成図、第２
図は本発明のスタンドアロン型画像処理システムのホス
ト接続方式を適用したシステムの一実施例を示す構成図
である。
スト接続方式を適用したシステム例を示す構成図、第２
図は本発明のスタンドアロン型画像処理システムのホス
ト接続方式を適用したシステムの一実施例を示す構成図
である。
１・・・ローカルＣＰＵ、５・・・画像グロセッザ、６
・・・画像メモリ、１２・・・ホストＣＰＵ。
・・・画像メモリ、１２・・・ホストＣＰＵ。
１４・・・大容量ディスク装置、
１６・・・切換スイッチ、１８・・・インターフェイス
。
。
代理人 弁理士 則 近 憲 佑
（ほか１名）
Claims (1)
- 画像データを記憶する画像メモリと、この画像メモリを
制御する画像プロセッサと、この画像プロセッサにアク
セスしてこれを制御するローカルＣＰＵとを有するスタ
ンドアロン型画像処理システムを、大容量の記憶装置を
有するシステムを制御するホストＣＰＵに接続するスタ
ンドアロン型画像処理システムのホスト接続方式におい
て、前記画像プロセッサを前記ローカルＣＰＵか前記ホ
ストＣＰＵかのどちらかに切換えて接続する切換スイッ
チと、前記両ＣＰＵ間でコマンドのやりとりを行なうた
めに両ＣＰＵをｉ続するインターフェイスとを具備し、
前記ローカルＣＰＵからホスト側システムを使用するコ
マンドを前記ホストＣＰＵが受は取ると、前記ホストＣ
ＰＵは切換スイッチを介して前記画像プロセッサに直接
アクセスすることを特徴とするスタンドアロン型画像処
理システムのホスト接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7378583A JPS59201153A (ja) | 1983-04-28 | 1983-04-28 | スタンドアロン型画像処理システムのホスト接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7378583A JPS59201153A (ja) | 1983-04-28 | 1983-04-28 | スタンドアロン型画像処理システムのホスト接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201153A true JPS59201153A (ja) | 1984-11-14 |
Family
ID=13528192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7378583A Pending JPS59201153A (ja) | 1983-04-28 | 1983-04-28 | スタンドアロン型画像処理システムのホスト接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201153A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6452075U (ja) * | 1987-09-24 | 1989-03-30 |
-
1983
- 1983-04-28 JP JP7378583A patent/JPS59201153A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6452075U (ja) * | 1987-09-24 | 1989-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| JPH0560623B2 (ja) | ||
| JPH02299337A (ja) | データ通信制御装置 | |
| JP2000207348A (ja) | デ―タ処理装置および方法 | |
| JPS59201153A (ja) | スタンドアロン型画像処理システムのホスト接続方式 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JPH0553902A (ja) | メモリ制御回路 | |
| JP2000155738A (ja) | データ処理装置 | |
| JPS6041145A (ja) | デイスクキヤツシユ装置 | |
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JPS6130300B2 (ja) | ||
| JP2554423Y2 (ja) | メモリ制御装置 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPH01175056A (ja) | プログラム転送方式 | |
| JPS63279359A (ja) | マルチｃｐｕのデ−タ受け渡し装置 | |
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPH06161947A (ja) | コンピュータシステム | |
| JPH03262063A (ja) | Ｄｍａ転送のバス制御回路 | |
| JPH10341257A (ja) | パケット処理装置 | |
| JPH05158859A (ja) | 情報処理装置 | |
| JPS61105674A (ja) | 画像処理装置 | |
| JPS61131071A (ja) | 画像デ−タ転送インタフエ−スユニツト | |
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JPS62262170A (ja) | デ−タ転送方式 |