JPH0642227B2 - デ−タ転送装置 - Google Patents

デ−タ転送装置

Info

Publication number
JPH0642227B2
JPH0642227B2 JP58246706A JP24670683A JPH0642227B2 JP H0642227 B2 JPH0642227 B2 JP H0642227B2 JP 58246706 A JP58246706 A JP 58246706A JP 24670683 A JP24670683 A JP 24670683A JP H0642227 B2 JPH0642227 B2 JP H0642227B2
Authority
JP
Japan
Prior art keywords
data
data transfer
clock
speed
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58246706A
Other languages
English (en)
Other versions
JPS60142768A (ja
Inventor
正樹 藤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58246706A priority Critical patent/JPH0642227B2/ja
Publication of JPS60142768A publication Critical patent/JPS60142768A/ja
Publication of JPH0642227B2 publication Critical patent/JPH0642227B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデータ転送装置に係り、特にデータを転送する
転送先の装置の状態に応じてそのデータ転送速度を可変
にすることができるデータ転送装置に関する。
〔従来技術と問題点〕
第1図に示す如く、磁気デイスク装置1や磁気テープ装
置2からCPU3のような上位装置に対しデータを転送
する場合、その中間にデータ転送装置4が配置されてい
る。
このデータ転送装置4は次の理由で設置されている。
磁気デイスク装置1や磁気テープ装置2のような外部記
憶装置は装置特有のデータ転送速度をもつている。例え
ば磁気テープ装置2はその回転速度と記憶密度の積によ
り定まるデータ転送速度を有し、磁気デイスク装置1も
同様であり、しかもこれらの装置のデータ転送速度は異
なる。一方CPU自体もメモリバス幅とかメモリ自体の
速度等によりデータ送受信のための最大速度はハード的
に決定されている。しかもこの最大速度はCPUの設計
により異なる。
いま、第1図に示すCPU3の上記最大速度が上記外部
記憶装置のデータ転送速度よりも速い場合には、これら
の外部記憶装置をCPU1と直接データ転送を行うと
き、CPU3のチヤネル部がこのデータ転送のために長
時間専有されることになりこのチヤネル部に接続された
他の装置への対応ができなくなる。それで、データ転送
装置4のバツフア5に1回転送分のデータを、つまり1
ブロツク分のデータを外部記憶装置から転送しておき、
これを高速でCPU3に転送することが必要となる。
逆にCPU3自体の上記最大速度が外部記憶装置のデー
タ転送速度よりも遅い場合には直接両者を接続すること
ができないので、これまたデータ転送装置4のバツフア
5に1回転送分のデータを外部装置から高速で記入さ
せ、これをCPU3に応じた速度で転送することが必要
となる。
いずれの場合でもデータ転送装置4を設けてそのバツフ
ア5に転送データをセツトしておくことがデータ転送処
理をスムースに遂行するために必要となる。
ところで従来のデータ転送装置では、CPU3の能力と
外部記憶装置の能力とがマツチングされてシステム適用
されているときでも、CPU3が他のチヤネル経由のデ
ータ処理のためにオーバーランになりデータ転送装置4
からのデータ転送ができなくなるという欠点があつた。
また、第2図に示す如く、データ転送装置4Aをデータ
処理速度の異なるCPU3A、3Bに接続されていると
き、CPU3BがCPU3Aよりも高速であつてもデー
タ転送装置4Aのデータ転送速度は一定であるため、速
度のおそいCPU3Aに対応する速度に選定されてい
る。このためCPU3Bに対しては不所望な遅い速度で
データ転送しなければならないという欠点があつた。
〔発明の目的〕
本発明の目的は、これらの欠点を改善するためオーバー
ランの場合でもデータ転送を可能とし、しかもデータ処
理速度の異なる複数のCPUに接続される場合でも処理
速度の速いCPUに対しては速くデータ転送できるよう
にしたデータ転送装置を提供することである。
〔発明の構成〕
この目的を達成するため、本発明のデータ転送装置で
は、上位装置と外部記憶装置との間でそれぞれに接続さ
れ、データバツフアに一時格納されたデータを該上位装
置又は該外部記憶装置へ転送するデータ転送装置であっ
て、複数の動作速度のクロックを発生するクロック発生
手段と、該クロック発生手段の発生したクロックを選択
するクロック選択手段と、該上位装置にデータ転送要求
信号を送出し、規定時間以内に該上位装置からデータ転
送許可信号が返送されない時、該クロック選択手段に対
し、データ転送時の動作クロックを低速度のクロックに
切替え指示を発する制御部と、を備えたことを特徴とす
る。
〔発明の実施例〕
本発明の一実施例を第3図にもとづき説明する。
第3図において、10は第1クロツク発生回路、11は
第2クロツク発生回路、12はマルチプレクサ、13は
クロツク切替信号出力部、14はデータ・バツフア、1
5はアドレス・レジスタ、16はデータ入力レジスタ、
17はデータ出力レジスタ、18はライトイネーブル回
路、19はデータ転送制御回路、20はデータ要求信号
出力部、21は速度制御部、22は磁気デイスク装置の
如き外部記憶装置である。
第1クロツク発生回路10はこのデータ転送装置が使用
されるシステムにおけるデータ転送能力の上限でデータ
転送できるような高速クロツクを発生するものであり、
第2クロツク発生回路11はそのシステムに使用可能な
下限の速度でデータ転送を行うことができる低速クロツ
クを発生するものである。マルチプレクサ12はこれら
の2つのクロツク発生回路のうちいずれか一方の発生し
たクロツクを選択出力するものであり、クロツク切替信
号出力部13から出力されるクロツク切替信号により上
記の選択制御を行う。
データ・バツフア14はCPUのような上位装置とデー
タ転送を行うときに送出される少なくとも1回分の量の
データが記入されるものであり、1ブロツク分以上の大
きさを有する。
データ転送制御回路19はデータ転送に際して必要な各
種制御を行うものであつて、例えばCPUに対してデー
タ要求信号REQを出力して、送信データまたは受信デ
ータの送信または受信を要求するものである。
速度制御部21はデータ転送速度を制御するためのクロ
ツク制御を行うものであつて、CPUからのデータ転送
速度指示コマンドを解読するコマンド解読回路21−
1、CPUからの信号線による速度指示信号を受信する
信号線受信回路21−2、データ転送装置に設けた設定
ピンに対して付与される速度切替信号を検出するピン検
出回路21−3等を有するものである。
通常は、第3図のデータ転送装置は、自己の内蔵するマ
イクロプログラムで指示された高速クロツク制御を行う
ため、速度制御部21は「1」を出力し、これによりク
ロツク切替信号出力部13も「1」を出力するので、マ
ルチプレクサ12は第1クロツク発生回路10より出力
される高速のクロツクを出力し、これによりデータ転送
制御回路19、データ要求信号出力部20、アドレス・
レジスタ15、データ入力レジスタ16、データ出力レ
ジスタ17、ライトイネーブル回路18等が制御され、
例えば外部記憶装置22から転送されてデータ・バツフ
ア14に保持されているデータが高速度でデータ出力レ
ジスタ17を経由してデータバスより上位装置である例
えばCPUに転送されることになる。
ところが、データ転送に際して、データ転送装置からデ
ータ要求信号REQを上位装置のCPUに送出したにも
かかわらず、規定時間内にこのCPUよりデータ転送を
許可する許可信号ACKが返送されて来ないとき、速度
制御部21はCPUがオーバー・ラン状態にあるものと
判断し、今度は「0」を出力する。これに応じてクロツ
ク切替信号出力部13も「0」を出力するので、マルチ
プレクサ12は第2クロツク発生回路11から出力され
る低速度のクロツクを出力することになるので、データ
転送装置はこの低速度クロツクにより制御される。この
ため今度はデータオーバーランが発生した後のコマンド
のリトライ時に転送レートが低くなり、データバツフア
14に保持されていたデータは低速度でCPUに送出さ
れるので、CPUはこれを受信して処理を行うことが可
能となる。
なお、上記説明はクロツクモードを高・低の2種類に限
定した例について行つたが、勿論本発明はこれのみでは
なく、2以上の複数ステツプで速度切替を設定すること
ができる。
なお動作速度の異なる上位装置と接続される場合には、
上位装置からの信号等により相手に合つた速度でデータ
転送を行うことができる。
〔発明の効果〕
本発明によれば、データ転送装置から送出したデータ要
求信号に対して、上位装置からの応答信号が、当該転送
速度を維持するために必要とする規定時間以内に返って
来ない場合、該データ転送装置は、データオーバーラン
状態と判断して、本データ転送をリトライする時に、低
い転送速度に切り替える処理を行うものである。
従って、上位装置の転送速度の差異により高速度転送が
できないときでも、リトライ後にデータ転送が可能とな
る。
【図面の簡単な説明】
第1図は従来のデータ転送装置の説明図、第2図は動作
速度の異なるCPUと接続されたデータ転送装置の説明
図、第3図は本発明の一実施例構成図である。 図中、1は磁気デイスク装置、2は磁気テープ装置、3
はCPU、4はデータ転送装置、5はバツフア、10は
第1クロツク発生回路、11は第2クロツク発生回路、
12はマルチプレクサ、13はクロツク切替信号出力
部、14はデータ・バツフア、15はアドレス・レジス
タ、16はデータ入力レジスタ、17はデータ出力レジ
スタ、18はライトイネーブル回路、19はデータ転送
制御回路、20はデータ要求信号出力部、21は速度制
御部、22は外部記憶装置を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】上位装置と外部記憶装置との間でそれぞれ
    に接続され、データバツフアに一時格納されたデータを
    該上位装置又は該外部記憶装置へ転送するデータ転送装
    置であって、 複数の動作速度のクロックを発生するクロック発生手段
    と、 該クロック発生手段の発生したクロックを選択するクロ
    ック選択手段と、 該上位装置にデータ転送要求信号を送出し、規定時間以
    内に該上位装置からデータ転送許可信号が返送されない
    時、該クロック選択手段に対し、データ転送時の動作ク
    ロックを低速度のクロックに切替え指示を発する制御部
    と、 を備えたことを特徴とするデータ転送装置。
JP58246706A 1983-12-29 1983-12-29 デ−タ転送装置 Expired - Lifetime JPH0642227B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58246706A JPH0642227B2 (ja) 1983-12-29 1983-12-29 デ−タ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58246706A JPH0642227B2 (ja) 1983-12-29 1983-12-29 デ−タ転送装置

Publications (2)

Publication Number Publication Date
JPS60142768A JPS60142768A (ja) 1985-07-27
JPH0642227B2 true JPH0642227B2 (ja) 1994-06-01

Family

ID=17152421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58246706A Expired - Lifetime JPH0642227B2 (ja) 1983-12-29 1983-12-29 デ−タ転送装置

Country Status (1)

Country Link
JP (1) JPH0642227B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD721232S1 (en) 2010-02-22 2015-01-20 Bajer Design & Marketing, Inc. Collapsible structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5426343B2 (ja) * 1973-12-30 1979-09-03
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD721232S1 (en) 2010-02-22 2015-01-20 Bajer Design & Marketing, Inc. Collapsible structure
USD728940S1 (en) 2010-02-22 2015-05-12 Bajer Design & Marketing, Inc. Collapsible structure
USD739656S1 (en) 2010-02-22 2015-09-29 Bajer Design & Marketing, Inc. Collapsible structure

Also Published As

Publication number Publication date
JPS60142768A (ja) 1985-07-27

Similar Documents

Publication Publication Date Title
US5941964A (en) Bridge buffer management by bridge interception of synchronization events
US4755937A (en) Method and apparatus for high bandwidth shared memory
JPH1124889A (ja) 先入れ先出しデータ・バッファリング・システム
JPS607306B2 (ja) 逐次記憶インタ−フエ−ス装置
JPH06105927B2 (ja) デ−タ転送速度可変制御方式
JPS6035696B2 (ja) デ−タ処理装置における母線制御装置
US5146572A (en) Multiple data format interface
JPH0642227B2 (ja) デ−タ転送装置
JPS6331806B2 (ja)
JP3110024B2 (ja) メモリ制御システム
US20060026310A1 (en) Computer system having an I/O module directly connected to a main storage for DMA transfer
JPS6333185B2 (ja)
JP2963696B2 (ja) データ転送制御システム
JPH048037A (ja) 多相データバス送信制御回路
KR100606698B1 (ko) 인터페이스 장치
KR0139960B1 (ko) 전전자 교환기에서의 대용량 저장매체 정합장치
JPS604498B2 (ja) 電子計算機とダイレクト・メモリ・アクセス装置の結合方法
JPS63292356A (ja) Dma制御装置
KR940009830B1 (ko) 제어논리장치
JP2000132498A (ja) Dma転送制御装置
JPS6269347A (ja) ダイレクトメモリアクセスコントロ−ラ
JPH07306840A (ja) コンピュータシステム
JPH02211571A (ja) 情報処理装置
JPH0727510B2 (ja) 非同期転送制御装置
JPH05120210A (ja) マイクロコンピユータ