JPH0727510B2 - 非同期転送制御装置 - Google Patents
非同期転送制御装置Info
- Publication number
- JPH0727510B2 JPH0727510B2 JP61181420A JP18142086A JPH0727510B2 JP H0727510 B2 JPH0727510 B2 JP H0727510B2 JP 61181420 A JP61181420 A JP 61181420A JP 18142086 A JP18142086 A JP 18142086A JP H0727510 B2 JPH0727510 B2 JP H0727510B2
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- functional unit
- transfer rate
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 複数の機能別に区分された機能単位の集合により構成さ
れる制御装置において、上位インタフェースとバッファ
の間又は下位インタフェースとバッファの間のデータ転
送を夫々非同期で制御する機能単位内に、夫々のデータ
転送速度の差に応じて、相手機能単位のデータ転送速度
に対応したタイミングで、バッファのアクセス開始を指
示することで、相手機能単位のデータ転送速度差による
待ち時間発生を防止して、各機能単位内のプロセッサの
処理効率を向上させる。
れる制御装置において、上位インタフェースとバッファ
の間又は下位インタフェースとバッファの間のデータ転
送を夫々非同期で制御する機能単位内に、夫々のデータ
転送速度の差に応じて、相手機能単位のデータ転送速度
に対応したタイミングで、バッファのアクセス開始を指
示することで、相手機能単位のデータ転送速度差による
待ち時間発生を防止して、各機能単位内のプロセッサの
処理効率を向上させる。
本発明は上位と下位のインタフェース間でのデータ転送
速度の差を吸収するためバッファを使用し、異なるプロ
セッサの制御に基づきデータ転送を行う制御装置に係
り、特に該バッファに対する読出しインタフェースのデ
ータ転送速度が書込みインタフェースのデータ転送速度
より速い場合に適切な読出しタイミングを生成する非同
期転送制御装置に関する。
速度の差を吸収するためバッファを使用し、異なるプロ
セッサの制御に基づきデータ転送を行う制御装置に係
り、特に該バッファに対する読出しインタフェースのデ
ータ転送速度が書込みインタフェースのデータ転送速度
より速い場合に適切な読出しタイミングを生成する非同
期転送制御装置に関する。
近年、情報処理装置に対する処理効率の向上が求められ
ているが、例えば計算機システムに接続される入出力サ
ブシステムにおいては、チャネルインタフェースとデバ
イスインタフェース等の複数のインタフェース処理を一
つのプロセッサが行っているため、処理手順がシーケン
シャルにならざるを得ず、処理効率の向上は限界に達し
ている。
ているが、例えば計算機システムに接続される入出力サ
ブシステムにおいては、チャネルインタフェースとデバ
イスインタフェース等の複数のインタフェース処理を一
つのプロセッサが行っているため、処理手順がシーケン
シャルにならざるを得ず、処理効率の向上は限界に達し
ている。
又、新しい入出力装置を作る毎に対応する入出力制御装
置を総て設計しなおす必要性があり、設計効率の向上を
図ることが求められている。
置を総て設計しなおす必要性があり、設計効率の向上を
図ることが求められている。
このため複数の機能単位を共通バスに結合させ、これら
の機能単位の組み合わせにより、当該装置に求められる
機能を発揮するようにした共通バス方式が用いられるよ
うになってきた。
の機能単位の組み合わせにより、当該装置に求められる
機能を発揮するようにした共通バス方式が用いられるよ
うになってきた。
これらの機能単位は夫々プロセッサにより制御されるた
め、入出力サブシステムの共通バス方式を用いた制御装
置は、複数のプロセッサを一台の制御装置に搭載するこ
ととなる。
め、入出力サブシステムの共通バス方式を用いた制御装
置は、複数のプロセッサを一台の制御装置に搭載するこ
ととなる。
この制御装置の上位インタフェースは計算機システムの
チャネルに接続され、下位インタフェースは入出力装置
に接続されるが、この上位及び下位インタフェースの処
理を行う機能単位は勿論、制御装置を構成する各機能単
位のプロセッサの動作は非同期化され、且つ各機能単位
の機能に合致した速度で動作している。
チャネルに接続され、下位インタフェースは入出力装置
に接続されるが、この上位及び下位インタフェースの処
理を行う機能単位は勿論、制御装置を構成する各機能単
位のプロセッサの動作は非同期化され、且つ各機能単位
の機能に合致した速度で動作している。
このような構成においては、プロセッサの動作の非同期
性という点で、上位及び下位のインタフェース及びその
インタフェース上で動作する各プロセッサの効率的な動
作が必要とされる。
性という点で、上位及び下位のインタフェース及びその
インタフェース上で動作する各プロセッサの効率的な動
作が必要とされる。
第２図は磁気ディスク制御装置の構成例を示すブロック
図である。
図である。
1,2はチャネルアダプタと呼ばれる機能単位で、上位装
置であるチャネルとの上位インタフェースの制御を司る
と共に、共通バス５を経由して他の機能単位との間のデ
ータ転送を行う。３はメモリで非同期データ転送を実行
する際に使用するメモリ領域と、キャッシュメモリ領域
とを提供する機能単位である。
置であるチャネルとの上位インタフェースの制御を司る
と共に、共通バス５を経由して他の機能単位との間のデ
ータ転送を行う。３はメモリで非同期データ転送を実行
する際に使用するメモリ領域と、キャッシュメモリ領域
とを提供する機能単位である。
４はメモリポートと呼ばれる機能単位で、メモリ３のリ
ード／ライトを制御する。６は資源管理部と呼ばれる機
能単位で、装置全体の資源の状態及び処理動作をテーブ
ル記憶部７を使用して管理する。７はテーブル記憶部と
呼ばれる機能単位で、装置の資源状態を記憶する。
ード／ライトを制御する。６は資源管理部と呼ばれる機
能単位で、装置全体の資源の状態及び処理動作をテーブ
ル記憶部７を使用して管理する。７はテーブル記憶部と
呼ばれる機能単位で、装置の資源状態を記憶する。
8,9はデバイスアダプタと呼ばれる機能単位で、磁気デ
ィスク装置との下位インタフェースの制御を司ると共
に、共通バス５を経て他の機能単位との間のデータ転送
を行う。
ィスク装置との下位インタフェースの制御を司ると共
に、共通バス５を経て他の機能単位との間のデータ転送
を行う。
10,11はデバイスアダプタ８に、12,13はデバイスアダプ
タ９に夫々接続される磁気ディスク装置である。
タ９に夫々接続される磁気ディスク装置である。
チャネルアダプタ１及び２はチャネルと結合し、資源管
理部６の管理に基づき、メモリポート４を経てメモリ３
からデータを読出してチャネルに送出し、チャネルから
入るデータをメモリ３に転送する。
理部６の管理に基づき、メモリポート４を経てメモリ３
からデータを読出してチャネルに送出し、チャネルから
入るデータをメモリ３に転送する。
デバイスアダプタ８は磁気ディスク装置10又は11を選択
し、資源管理部６の管理に基づき、メモリポート４を経
てメモリ３からデータを読出して、磁気ディスク装置10
又は11に書込み、磁気ディスク装置10又は11から読出し
たデータをメモリ３に転送する。
し、資源管理部６の管理に基づき、メモリポート４を経
てメモリ３からデータを読出して、磁気ディスク装置10
又は11に書込み、磁気ディスク装置10又は11から読出し
たデータをメモリ３に転送する。
デバイスアダプタ９は磁気ディスク装置12又は13を選択
し、上記同様にデータ転送を行う。
し、上記同様にデータ転送を行う。
第２図において、例えばチャネルアダプタ１がチャネル
から磁気ディスク装置10の記録しているデータの読出し
を指示されると、資源管理部６に磁気ディスク装置10の
アドレスを指示してデータの読出しを要求する。
から磁気ディスク装置10の記録しているデータの読出し
を指示されると、資源管理部６に磁気ディスク装置10の
アドレスを指示してデータの読出しを要求する。
資源管理部６はテーブル記憶部７を参照して、デバイス
アダプタ８に磁気ディスク装置10の指定されたアドレス
のデータ読出しを指示する。従って、デバイスアダプタ
８は磁気ディスク装置10を選択し、データを読出すとメ
モリ３に転送して書込みを開始する。
アダプタ８に磁気ディスク装置10の指定されたアドレス
のデータ読出しを指示する。従って、デバイスアダプタ
８は磁気ディスク装置10を選択し、データを読出すとメ
モリ３に転送して書込みを開始する。
この時、資源管理部６の指示により、チャネルアダプタ
１が端子Ａを経てチャネルと結合し、磁気ディスク装置
10からメモリ３に転送されるデータを読出し、チャネル
に転送する動作を開始したとすると、デバイスアダプタ
８を制御するプロセッサは、非同期で動作するためデバ
イスアダプタとして最も効率の良いタイミングで動作を
開始し、最も効率的なタイミングで動作を終了する。
１が端子Ａを経てチャネルと結合し、磁気ディスク装置
10からメモリ３に転送されるデータを読出し、チャネル
に転送する動作を開始したとすると、デバイスアダプタ
８を制御するプロセッサは、非同期で動作するためデバ
イスアダプタとして最も効率の良いタイミングで動作を
開始し、最も効率的なタイミングで動作を終了する。
又チャネルアダプタ１を制御するプロセッサも、非同期
のためチャネルアダプタとして最も効率の良いタイミン
グで動作を開始し、最も効率的なタイミングで動作を終
了する。従って、チャネルアダプタ１のデータ転送速度
がデバイスアダプタ８のデータ転送速度より速い場合、
チャネルアダプタ１のプロセッサは待ち時間の発生によ
り使用効率が低下するという問題がある。
のためチャネルアダプタとして最も効率の良いタイミン
グで動作を開始し、最も効率的なタイミングで動作を終
了する。従って、チャネルアダプタ１のデータ転送速度
がデバイスアダプタ８のデータ転送速度より速い場合、
チャネルアダプタ１のプロセッサは待ち時間の発生によ
り使用効率が低下するという問題がある。
第１図は本発明の一実施例を示す回路のブロック図であ
る。
る。
15はデータ転送量を例えばワード単位で計数するバスワ
ードカウンタ、16はバスワードカウンタ15に計数すべき
データ転送量をセットする最適タイミング検出回路、17
はマルチプレクサ、18は本機能単位が共通バス５を経て
メモリに書込むデータを読出して転送する他の機能単位
のデータ転送速度を格納する共通バス転送速度レジスタ
である。
ードカウンタ、16はバスワードカウンタ15に計数すべき
データ転送量をセットする最適タイミング検出回路、17
はマルチプレクサ、18は本機能単位が共通バス５を経て
メモリに書込むデータを読出して転送する他の機能単位
のデータ転送速度を格納する共通バス転送速度レジスタ
である。
19は本機能単位が外部インタフェースからデータ転送回
路21を経て共通バス５に送出するデータの転送速度を格
納する外部転送速度レジスタ、20は本機能単位が転送す
る全データ量を格納する全データ転送量レジスタ、21は
外部インタフェースと共通バス５の間のデータ転送を制
御するデータ転送回路、22は機能単位全体を制御するプ
ロセッサ、23〜26はドライバ、27,28はレシーバであ
る。
路21を経て共通バス５に送出するデータの転送速度を格
納する外部転送速度レジスタ、20は本機能単位が転送す
る全データ量を格納する全データ転送量レジスタ、21は
外部インタフェースと共通バス５の間のデータ転送を制
御するデータ転送回路、22は機能単位全体を制御するプ
ロセッサ、23〜26はドライバ、27,28はレシーバであ
る。
最適タイミング検出回路16はマルチプレクサ17を経て入
力する共通バス転送速度レジスタ18の転送速度と、外部
転送速度レジスタ19の転送速度と、全データ転送量レジ
スタ20のデータ転送量から、他の機能単位のデータ転送
速度と自己のデータ転送速度との速度比を求め、この速
度比で全転送データ量を割算することにより、最適タイ
ミングで他の機能単位にデータ転送開始タイミングを指
定するワード数を計算し、バスワードカウンタ15にセッ
トする。
力する共通バス転送速度レジスタ18の転送速度と、外部
転送速度レジスタ19の転送速度と、全データ転送量レジ
スタ20のデータ転送量から、他の機能単位のデータ転送
速度と自己のデータ転送速度との速度比を求め、この速
度比で全転送データ量を割算することにより、最適タイ
ミングで他の機能単位にデータ転送開始タイミングを指
定するワード数を計算し、バスワードカウンタ15にセッ
トする。
バスワードカウンタ15はデータ転送回路21が転送するデ
ータ量をワード数で減算し、零となるとデータ転送開始
許可信号を送出する構成とする。
ータ量をワード数で減算し、零となるとデータ転送開始
許可信号を送出する構成とする。
上記構成とすることにより、プロセッサ22がセットした
共通バス転送速度レジスタ18と、外部転送速度レジスタ
19と、全データ転送量レジスタ20の値から、最適タイミ
ング検出回路16が他の機能単位がデータ転送開始すべき
タイミングを計算し、これを転送ワード数でバスワード
カウンタ15にセットすることが可能となるため、このバ
スワードカウンタ15がデータ転送回路21のデータ転送ワ
ード数を計数し、その計数値が零になって送出する信号
により、他の機能単位は最も効率の良いタイミングでデ
ータ転送を開始することが出来る。
共通バス転送速度レジスタ18と、外部転送速度レジスタ
19と、全データ転送量レジスタ20の値から、最適タイミ
ング検出回路16が他の機能単位がデータ転送開始すべき
タイミングを計算し、これを転送ワード数でバスワード
カウンタ15にセットすることが可能となるため、このバ
スワードカウンタ15がデータ転送回路21のデータ転送ワ
ード数を計数し、その計数値が零になって送出する信号
により、他の機能単位は最も効率の良いタイミングでデ
ータ転送を開始することが出来る。
第１図において、例えば第２図に示すデバイスアダプタ
８に、この発明を適用したとすると、プロセッサ22はド
ライバ24を経て共通バス転送速度レジスタ18に、予め判
明しているチャネルアダプタ１又は２がデータ転送する
際の転送速度をセットする。
８に、この発明を適用したとすると、プロセッサ22はド
ライバ24を経て共通バス転送速度レジスタ18に、予め判
明しているチャネルアダプタ１又は２がデータ転送する
際の転送速度をセットする。
又プロセッサ22は外部転送速度レジスタ19にデバイスア
ダプタ８のデータ転送速度、即ちデータ転送回路21のデ
ータ転送速度をセットし、全転送データ量を例えばワー
ド数で全データ転送量レジスタ20にセットする。
ダプタ８のデータ転送速度、即ちデータ転送回路21のデ
ータ転送速度をセットし、全転送データ量を例えばワー
ド数で全データ転送量レジスタ20にセットする。
マルチプレクサ17は最適タイミング検出回路16と共通バ
ス転送速度レジスタ18の値と、外部転送速度レジスタ19
の値と、全データ転送量レジスタ20の値とを順次切替え
て送出する。
ス転送速度レジスタ18の値と、外部転送速度レジスタ19
の値と、全データ転送量レジスタ20の値とを順次切替え
て送出する。
最適タイミング検出回路16はこれらの値からチャネルア
ダプタ１がデータ転送を開始するのに最適なタイミング
をワード数で計算し、パスワードカウンタ15にワード数
でセットする。例えば、チャネルアダプタ１のデータ転
送速度が、デバイスアダプタ８のデータ転送速度の２倍
であり、全データ転送量が100ワードであるとすれば、5
0をセットする。
ダプタ１がデータ転送を開始するのに最適なタイミング
をワード数で計算し、パスワードカウンタ15にワード数
でセットする。例えば、チャネルアダプタ１のデータ転
送速度が、デバイスアダプタ８のデータ転送速度の２倍
であり、全データ転送量が100ワードであるとすれば、5
0をセットする。
データ転送回路21が外部インタフェースを経て磁気ディ
スク装置から読出されたデータをレシーバ27を経て受取
り、ドライバ25を経て共通バス５に送出し、メモリ３に
転送して書込みを開始すると、バスワードカウンタ15は
この転送データ量をワード数で計数し、セットされた値
を減算する。
スク装置から読出されたデータをレシーバ27を経て受取
り、ドライバ25を経て共通バス５に送出し、メモリ３に
転送して書込みを開始すると、バスワードカウンタ15は
この転送データ量をワード数で計数し、セットされた値
を減算する。
バスワードカウンタ15は計数値が零となるとドライバ2
3、共通バス５を経て資源管理部６に読出し許可信号を
送出する。資源管理部６はテーブル記録部７を参照し
て、空き状態で適切なチャネルアダプタ１を選択し、チ
ャネルと結合してデータ転送することを指示する。
3、共通バス５を経て資源管理部６に読出し許可信号を
送出する。資源管理部６はテーブル記録部７を参照し
て、空き状態で適切なチャネルアダプタ１を選択し、チ
ャネルと結合してデータ転送することを指示する。
チャネルアダプタ１のデータ転送速度はデバイスアダプ
タ８の２倍であり、デバイスアダプタ８のデータ転送が
完了した時点で、チャネルアダプタ１のデータ転送も終
了することとなるため、チャネルアダプタ１は待ち時間
が発生せず、デバイスアダプタ８のデータ転送開始と共
にチャネルに対するデータ転送を開始する場合のよう
に、処理効率の低下を招くことが無い。
タ８の２倍であり、デバイスアダプタ８のデータ転送が
完了した時点で、チャネルアダプタ１のデータ転送も終
了することとなるため、チャネルアダプタ１は待ち時間
が発生せず、デバイスアダプタ８のデータ転送開始と共
にチャネルに対するデータ転送を開始する場合のよう
に、処理効率の低下を招くことが無い。
チャネルアダプタ１のデータ転送速度とデバイスアダプ
タ８のデータ転送速度が等しいか、チャネルアダプタ１
の転送速度が遅い場合は、バスワードカウンタ15には零
がセットされ、デバイスアダプタ８のデータ転送開始と
共に、チャネルアダプタ１のデータ転送も開始される。
タ８のデータ転送速度が等しいか、チャネルアダプタ１
の転送速度が遅い場合は、バスワードカウンタ15には零
がセットされ、デバイスアダプタ８のデータ転送開始と
共に、チャネルアダプタ１のデータ転送も開始される。
本実施例はデバイスアダプタ８に適用した場合を説明し
たが、チャネルアダプタ1,2及びデバイスアダプタ９に
適用した場合も同様てある。
たが、チャネルアダプタ1,2及びデバイスアダプタ９に
適用した場合も同様てある。
以上説明した如く、本発明はデータ転送速度の速い機能
単位のプロセッサが、データ転送速度の遅い機能単位の
ため発生する待ち時間を浪費せず、他の処理に利用し得
るようにしたため、プロセッサの処理効率向上を図るこ
とが出来る。
単位のプロセッサが、データ転送速度の遅い機能単位の
ため発生する待ち時間を浪費せず、他の処理に利用し得
るようにしたため、プロセッサの処理効率向上を図るこ
とが出来る。
第１図は本発明の一実施例を示す回路のブロック図、 第２図は磁気ディスク制御装置の構成例を示すブロック
図である。 図において、 1,2はチャネルアダプタ、３はメモリ、 ４はメモリポート、５は共通バス、 ６は資源管理部、７はテーブル記憶部、 8,9はデバイスアダプタ、 10〜13は磁気ディスク装置、 15はバスワードカウンタ、 16は最適タイミング検出回路、 17はマルチプレクサ、 18は共通バス転送速度レジスタ、 19は外部転送速度レジスタ、 20は全データ転送量レジスタ、 21はデータ転送回路、22はプロセッサ、 23〜16はドライバ、 27,28はレシーバである。
図である。 図において、 1,2はチャネルアダプタ、３はメモリ、 ４はメモリポート、５は共通バス、 ６は資源管理部、７はテーブル記憶部、 8,9はデバイスアダプタ、 10〜13は磁気ディスク装置、 15はバスワードカウンタ、 16は最適タイミング検出回路、 17はマルチプレクサ、 18は共通バス転送速度レジスタ、 19は外部転送速度レジスタ、 20は全データ転送量レジスタ、 21はデータ転送回路、22はプロセッサ、 23〜16はドライバ、 27,28はレシーバである。
Claims (1)
- 【請求項１】相互のインタフェース間でのデータ転送速
度の差を吸収するように転送データを格納するバッファ
を有し、複数の機能別に区分された機能単位の集合によ
り構成される制御装置において、 インタフェースとバッファの間のデータ転送制御を夫々
司る機能単位内に、 バッファにデータを転送する第１の機能単位のデータ転
送速度とバッファからデータを転送する第２の機能単位
のデータ転送速度と全転送データ量とを夫々格納する記
憶手段（18）（19）（20）と、 該記憶手段（18）（19）（20）より読出した値から、第
１の機能単位のデータ転送速度が第２の機能単位のデー
タ転送速度より速いか等しい場合は各機能単位の転送開
始タイミングが等しくなるように零を算出し、第１の機
能単位のデータ転送速度が第２の機能単位のデータ転送
速度より遅い場合は第２の機能単位の転送終了タイミン
グが第１の機能単位の転送終了タイミングとほぼ同時に
なるように第２の機能単位の転送開始タイミングを第１
の機能単位の転送開始タイミングより遅らせる遅延タイ
ミングを算出する計算手段（16）と、 該計算手段（16）で計算した計算結果を計数する計数手
段（15）と、 を設け、計数手段（15）が計数した後、第２の機能単位
のデータ転送開始を許可する信号を送出することを特徴
とする非同期転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61181420A JPH0727510B2 (ja) | 1986-08-01 | 1986-08-01 | 非同期転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61181420A JPH0727510B2 (ja) | 1986-08-01 | 1986-08-01 | 非同期転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6337454A JPS6337454A (ja) | 1988-02-18 |
| JPH0727510B2 true JPH0727510B2 (ja) | 1995-03-29 |
Family
ID=16100455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61181420A Expired - Fee Related JPH0727510B2 (ja) | 1986-08-01 | 1986-08-01 | 非同期転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727510B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2905373B2 (ja) * | 1993-10-01 | 1999-06-14 | 富士通株式会社 | ディスク制御装置及びその制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58166424A (ja) * | 1982-03-27 | 1983-10-01 | Fujitsu Ltd | インタフエ−ス部タイミング制御方式 |
-
1986
- 1986-08-01 JP JP61181420A patent/JPH0727510B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6337454A (ja) | 1988-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301279A (en) | Apparatus for conditioning priority arbitration | |
| US5613162A (en) | Method and apparatus for performing efficient direct memory access data transfers | |
| JP2539058B2 (ja) | デ―タプロセッサ | |
| US5813024A (en) | Disk control method for use with a data storage apparatus having multiple disks | |
| US6014717A (en) | PCMCIA host adapter and method for variable data transfers | |
| CA2289192C (en) | Communication dma device | |
| US5745731A (en) | Dual channel FIFO circuit with a single ported SRAM | |
| US6938118B1 (en) | Controlling access to a primary memory | |
| JPH0727510B2 (ja) | 非同期転送制御装置 | |
| CN113296899A (zh) | 基于分布式系统的事务主机、事务从机及事务处理方法 | |
| JPH0553902A (ja) | メモリ制御回路 | |
| JPS6333185B2 (ja) | ||
| KR940009104B1 (ko) | 시스템간의 데이타 전송방법 | |
| KR0145932B1 (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| SU590725A2 (ru) | Мультиплексный канал | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JPS63292356A (ja) | Ｄｍａ制御装置 | |
| JPS63293660A (ja) | 通信制御装置 | |
| JP3259095B2 (ja) | データ転送方法 | |
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| KR0139960B1 (ko) | 전전자 교환기에서의 대용량 저장매체 정합장치 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPS6043763A (ja) | バツフア制御方式 | |
| JPS63146148A (ja) | バス方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |