JPS6337454A - 非同期転送制御装置 - Google Patents
非同期転送制御装置Info
- Publication number
- JPS6337454A JPS6337454A JP18142086A JP18142086A JPS6337454A JP S6337454 A JPS6337454 A JP S6337454A JP 18142086 A JP18142086 A JP 18142086A JP 18142086 A JP18142086 A JP 18142086A JP S6337454 A JPS6337454 A JP S6337454A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- circuit
- register
- transfer rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数の機能別に区分された機能単位の集合により構成さ
れる制御装置において、上位インタフェースとバッファ
の間又は下位インタフェースとバッファの間のデータ転
送を夫々非同期で制御する機能単位内に、夫々のデータ
転送速度の差に応じて、相手機能単位のデータ転送速度
に対応したタイミングで、バッファのアクセス開始を指
示することで、相手機能単位のデータ転送速度差による
待ち時間発生を防止して、各機能単位内のプロセッサの
処理効率を向上させる。
れる制御装置において、上位インタフェースとバッファ
の間又は下位インタフェースとバッファの間のデータ転
送を夫々非同期で制御する機能単位内に、夫々のデータ
転送速度の差に応じて、相手機能単位のデータ転送速度
に対応したタイミングで、バッファのアクセス開始を指
示することで、相手機能単位のデータ転送速度差による
待ち時間発生を防止して、各機能単位内のプロセッサの
処理効率を向上させる。
本発明は上位と下位のインタフェース間でのデータ転送
速度の差を吸収するためバッファを使用し、異なるプロ
セッサの制御に基づきデータ転送を行う制御装置に係り
、特に該バッファに対する読出しインタフェースのデー
タ転送速度が書込みインタフェースのデータ転送速度よ
り速い場合に適切な読出しタイミングを生成する非同期
転送制御方式に関する。
速度の差を吸収するためバッファを使用し、異なるプロ
セッサの制御に基づきデータ転送を行う制御装置に係り
、特に該バッファに対する読出しインタフェースのデー
タ転送速度が書込みインタフェースのデータ転送速度よ
り速い場合に適切な読出しタイミングを生成する非同期
転送制御方式に関する。
近年、情報処理装置に対する処理効率の向上が求められ
ているが、例えば計算機システムに接続される入出力サ
ブシステムにおいては、チャネルインタフェースとデバ
イスインタフェース等の複数のインタフェース処理を一
つのプロセッサが行っているため、処理手順がシーケン
シャルにならざるを得す、処理効率の向上は限界に達し
ている。
ているが、例えば計算機システムに接続される入出力サ
ブシステムにおいては、チャネルインタフェースとデバ
イスインタフェース等の複数のインタフェース処理を一
つのプロセッサが行っているため、処理手順がシーケン
シャルにならざるを得す、処理効率の向上は限界に達し
ている。
又、新しい入出力装置を作る毎に対応する入出力制御装
置を総て設計しなおす必要性があり、設計効率の向上を
図ることが求められている。
置を総て設計しなおす必要性があり、設計効率の向上を
図ることが求められている。
このため複数の機能単位を共通バスに結合させ、これら
の機能単位の組み合わせにより、当該装置に求められる
機能を発揮するようにした共通バス方式が用いられるよ
うになってきた。
の機能単位の組み合わせにより、当該装置に求められる
機能を発揮するようにした共通バス方式が用いられるよ
うになってきた。
これらの機能単位は夫々プロセッサにより制御されるた
め、入出力サブシステムの共通バス方式を用いた制御装
置は、複数のプロセッサを一台の制御装置に搭載するこ
ととなる。
め、入出力サブシステムの共通バス方式を用いた制御装
置は、複数のプロセッサを一台の制御装置に搭載するこ
ととなる。
この制御装置の上位インタフェースは計算機システムの
チャネルに接続され、下位インタフェースは入出力装置
に接続されるが、この上位及び下位インタフェースの処
理を行う機能単位は勿論、制御装置を構成する各機能単
位のプロセッサの動作は非同期化され、且つ各機能単位
の機能に合致した速度で動作している。
チャネルに接続され、下位インタフェースは入出力装置
に接続されるが、この上位及び下位インタフェースの処
理を行う機能単位は勿論、制御装置を構成する各機能単
位のプロセッサの動作は非同期化され、且つ各機能単位
の機能に合致した速度で動作している。
このような構成においては、プロセッサの動作の非同期
性という点で、上位及び下位のインタフェース及びその
インタフェース上で動作する各プロセッサの効率的な動
作が必要とされる。
性という点で、上位及び下位のインタフェース及びその
インタフェース上で動作する各プロセッサの効率的な動
作が必要とされる。
第２図は磁気ディスク制御装置の構成例を示すブロック
図である。
図である。
１．２はチャネルアダプタと呼ばれる機能単位で、上位
装置であるチャネルとの上位インタフェースの制御を司
ると共に、共通バス５を経由して他の機能単位との間の
データ転送を行う。３はメモリで非同期データ転送を実
行する際に使用するメモリ領域と、キャッシュメモリ領
域とを提供する機能単位である。
装置であるチャネルとの上位インタフェースの制御を司
ると共に、共通バス５を経由して他の機能単位との間の
データ転送を行う。３はメモリで非同期データ転送を実
行する際に使用するメモリ領域と、キャッシュメモリ領
域とを提供する機能単位である。
４はメモリポートと呼ばれる機能単位で、メモＩＪ ３
のリード／ライトを制御する。６は資源管理部と呼ばれ
る機能単位で、装置全体の資源の状態及び処理動作をテ
ーブル記憶部７を使用して管理する。７はテーブル記憶
部と呼ばれる機能単位で、装置の資源状態を記憶する。
のリード／ライトを制御する。６は資源管理部と呼ばれ
る機能単位で、装置全体の資源の状態及び処理動作をテ
ーブル記憶部７を使用して管理する。７はテーブル記憶
部と呼ばれる機能単位で、装置の資源状態を記憶する。
８．９はデバイスアダプタと呼ばれる機能単位で、磁気
ディスク装置との下位インタフェースの制御を司ると共
に、共通バス５を経て他の機能単位との間のデータ転送
を行う。
ディスク装置との下位インタフェースの制御を司ると共
に、共通バス５を経て他の機能単位との間のデータ転送
を行う。
１０．１１はデバイスアダプタ８に、１２，１３はデバ
イスアダプタ９に夫々接続される磁気ディスク装置であ
る。
イスアダプタ９に夫々接続される磁気ディスク装置であ
る。
チャネルアダプタ１及び２はチャネルと結合し、資源管
理部６の管理に基づき、メモリポート４を経てメモリ３
からデータを読出してチャネルに送出し、チャネルから
入るデータをメモリ３に転送する。
理部６の管理に基づき、メモリポート４を経てメモリ３
からデータを読出してチャネルに送出し、チャネルから
入るデータをメモリ３に転送する。
デバイスアダプタ８は磁気ディスク装置１０又は１１を
選択し、資源管理部６の管理に基づき、メモリポート４
を経てメモリ３からデータを読出して、磁気ディスク装
置１０又は１１に書込み、磁気ディスク装置１０又は１
１から読出したデータをメモリ３に転送する。
選択し、資源管理部６の管理に基づき、メモリポート４
を経てメモリ３からデータを読出して、磁気ディスク装
置１０又は１１に書込み、磁気ディスク装置１０又は１
１から読出したデータをメモリ３に転送する。
デバイスアダプタ９は磁気ディスク装置１２又は１３を
選択し、上記同様にデータ転送を行う。
選択し、上記同様にデータ転送を行う。
第２図において、例えばチャネルアダプタ１がチャネル
から磁気ディスク装置ｌＯの記録しているデータの読出
しを指示されると、資源管理部６に磁気ディスク装置１
０のアドレスを指示してデータの読出しを要求する。
から磁気ディスク装置ｌＯの記録しているデータの読出
しを指示されると、資源管理部６に磁気ディスク装置１
０のアドレスを指示してデータの読出しを要求する。
資源管理部６はテーブル記憶部７を参照して、デバイス
アダプタ８に磁気ディスク装置１０の指定されたアドレ
スのデータ読出しを指示する。従って、デバイスアダプ
タ８は磁気ディスク装置１０を選択し、データを読出す
とメモリ３に転送して書込みを開始する。
アダプタ８に磁気ディスク装置１０の指定されたアドレ
スのデータ読出しを指示する。従って、デバイスアダプ
タ８は磁気ディスク装置１０を選択し、データを読出す
とメモリ３に転送して書込みを開始する。
この時、資源管理部６の指示により、チャネルアダプタ
１が端子Ａを経てチャネルと結合し、磁気ディスク装置
１０からメモリ３に転送されるデータを読出し、チャネ
ルに転送する動作を開始したとすると、デバイスアダプ
タ８を制御するプロセッサは、非同期で動作するためデ
バイスアダプタとして最も効率の良いタイミングで動作
を開始し、最も効率的なタイミングで動作を終了する。
１が端子Ａを経てチャネルと結合し、磁気ディスク装置
１０からメモリ３に転送されるデータを読出し、チャネ
ルに転送する動作を開始したとすると、デバイスアダプ
タ８を制御するプロセッサは、非同期で動作するためデ
バイスアダプタとして最も効率の良いタイミングで動作
を開始し、最も効率的なタイミングで動作を終了する。
又チャネルアダプタ１を制御するプロセッサも、非同期
のためチャネルアダプタとして最も効率の良いタイミン
グで動作を開始し、最も効率的なタイミングで動作を終
了する。従って、チャネルアダプタ１のデータ転送速度
がデバイスアダプターσのデータ転送速度より速い場合
、チャネルアダプターのプロセッサは待ち時間の発生に
より使用効率が低下するという問題がある。
のためチャネルアダプタとして最も効率の良いタイミン
グで動作を開始し、最も効率的なタイミングで動作を終
了する。従って、チャネルアダプタ１のデータ転送速度
がデバイスアダプターσのデータ転送速度より速い場合
、チャネルアダプターのプロセッサは待ち時間の発生に
より使用効率が低下するという問題がある。
第１図は本発明の一実施例を示す回路のブロック図であ
る。
る。
１５はデータ転送量を例えばワード単位で計数するパス
ワードカウンタ、１６はパスワードカウンター５に計数
すべきデータ転送量をセットする最適タイミング検出回
路、１７はマルチプレクサ、１８は本機能単位が共通バ
ス５を経てメモリに書込むデータを読出して転送する他
の機能単位のデータ転送速度を格納する共通バス転送速
度レジスタである。
ワードカウンタ、１６はパスワードカウンター５に計数
すべきデータ転送量をセットする最適タイミング検出回
路、１７はマルチプレクサ、１８は本機能単位が共通バ
ス５を経てメモリに書込むデータを読出して転送する他
の機能単位のデータ転送速度を格納する共通バス転送速
度レジスタである。
１９は本単位機能が外部インタフェースからデータ転送
回路２１を経て共通バス５に送出するデータの転送速度
を格納する外部転送速度レジスタ、２０は本単位機能が
転送する全データ量を格納する全データ転送量レジスタ
、２１は外部インタフェースと共通バス５の間のデータ
転送を制御するデータ転送回路、２２は機能単位全体を
制御するプロセッサ、２３〜２６はドライバ、２７．２
８はレシーバである。
回路２１を経て共通バス５に送出するデータの転送速度
を格納する外部転送速度レジスタ、２０は本単位機能が
転送する全データ量を格納する全データ転送量レジスタ
、２１は外部インタフェースと共通バス５の間のデータ
転送を制御するデータ転送回路、２２は機能単位全体を
制御するプロセッサ、２３〜２６はドライバ、２７．２
８はレシーバである。
最適タイミング検出回路１６はマルチプレクサ１７を経
て入力する共通バス転送速度レジスタ１８の転送速度と
、外部転送速度レジスタ１９の転送速度と、全データ転
送量レジスタ２０のデータ転送量から、最適タイミング
で他の機能単位にデータ転送開始タイミングを指定する
ワード数を計算し、ハスワードカウンタ１５にセットす
る。
て入力する共通バス転送速度レジスタ１８の転送速度と
、外部転送速度レジスタ１９の転送速度と、全データ転
送量レジスタ２０のデータ転送量から、最適タイミング
で他の機能単位にデータ転送開始タイミングを指定する
ワード数を計算し、ハスワードカウンタ１５にセットす
る。
パスワードカウンタ１５はデータ転送回路２１が転送す
るデータ量をワード数で減算し、零となるとデータ転送
開始許可信号を送出する構成とする。
るデータ量をワード数で減算し、零となるとデータ転送
開始許可信号を送出する構成とする。
上記構成とすることにより、プロセッサ２２がセットし
た共通バス転送速度レジスタ１８と、外部転送速度レジ
スタ１９と、全データ転送量レジスタ２０の値から、最
適タイミング検出回路１６が他の機能単位がデータ転送
開始すべきタイミングを計算し、これを転送ワード数で
パスワードカウンタ１５にセットすることが可能となる
ため、このパスワードカウンタ１５がデータ転送図Ｂ２
１のデータ転送ワード数を計数し、その計数値が零にな
って送出する信号により、他の機能単位は最も効率の良
いタイミングでデータ転送を開始することが出来る。
た共通バス転送速度レジスタ１８と、外部転送速度レジ
スタ１９と、全データ転送量レジスタ２０の値から、最
適タイミング検出回路１６が他の機能単位がデータ転送
開始すべきタイミングを計算し、これを転送ワード数で
パスワードカウンタ１５にセットすることが可能となる
ため、このパスワードカウンタ１５がデータ転送図Ｂ２
１のデータ転送ワード数を計数し、その計数値が零にな
って送出する信号により、他の機能単位は最も効率の良
いタイミングでデータ転送を開始することが出来る。
第１図において、例えば第２図に示すデバイスアダプタ
８に、この発明を適用したとすると、プロセッサ２２は
ドライバ２４を経て共通バス転送速度レジスタ１８に、
予め判明しているチャネルアダプタ１又は２がデータ転
送する際の転送速度をセットする。
８に、この発明を適用したとすると、プロセッサ２２は
ドライバ２４を経て共通バス転送速度レジスタ１８に、
予め判明しているチャネルアダプタ１又は２がデータ転
送する際の転送速度をセットする。
又プロセッサ２２は外部転送速度レジスタ１９にデバイ
スアダプタ８のデータ転送速度、即ちデータ転送回路２
１のデータ転送速度をセットし、全転送データ量を例え
ばワード数で全データ転送量レジスタ２０にセットする
。
スアダプタ８のデータ転送速度、即ちデータ転送回路２
１のデータ転送速度をセットし、全転送データ量を例え
ばワード数で全データ転送量レジスタ２０にセットする
。
マルチプレクサ１７は最適タイミング検出回路１６に共
通バス転送速度レジスタ１８の値と、外部転送速度レジ
スタ１９の値と、全データ転送量レジスタ２０の値とを
順次切替えて送出する。
通バス転送速度レジスタ１８の値と、外部転送速度レジ
スタ１９の値と、全データ転送量レジスタ２０の値とを
順次切替えて送出する。
最適タイミング検出回路１６はこれらの値からチャネル
アダプタ１がデータ転送を開始するのに最適なタイミン
グをワード数で計算し、パスワードカウンタ１５にワー
ド数でセットする。例えば、チャネルアダプタ１のデー
タ転送速度が、デバイスアダプタ８のデータ転送速度の
２倍であり、全データ転送量が１００ワードであるとす
れば、５０をセットする。
アダプタ１がデータ転送を開始するのに最適なタイミン
グをワード数で計算し、パスワードカウンタ１５にワー
ド数でセットする。例えば、チャネルアダプタ１のデー
タ転送速度が、デバイスアダプタ８のデータ転送速度の
２倍であり、全データ転送量が１００ワードであるとす
れば、５０をセットする。
データ転送回路２１が外部インタフェースを経て磁気デ
ィスク装置から読出されたデータをレシーバ２７を経て
受取り、ドライバ２５を経て共通バス５に送出し、メモ
リ３に転送して書込みを開始すると、パスワードカウン
タ１５はこの転送データ量をワード数で計数し、セット
された値を減算する。
ィスク装置から読出されたデータをレシーバ２７を経て
受取り、ドライバ２５を経て共通バス５に送出し、メモ
リ３に転送して書込みを開始すると、パスワードカウン
タ１５はこの転送データ量をワード数で計数し、セット
された値を減算する。
パスワードカウンタ１５は計数値が零となるとドライバ
２３、共通バス５を経て資源管理部６に読出し許可信号
を送出する。資源管理部６はテーブル記憶部７を参照し
て、空き状態で適切なチャネルアダプタ１を選択し、チ
ャネルと結合してデータ転送することを指示する。
２３、共通バス５を経て資源管理部６に読出し許可信号
を送出する。資源管理部６はテーブル記憶部７を参照し
て、空き状態で適切なチャネルアダプタ１を選択し、チ
ャネルと結合してデータ転送することを指示する。
チャネルアダプタ１のデータ転送速度はデバイスアダプ
タ８の２倍であり、デバイスアダプタ８のデータ転送が
完了した時点で、チャネルアダプタ１のデータ転送も終
了することとなるため、チャネルアダプタ１は待ち時間
が発生せず、デバイスアダプタ８のデータ転送開始と共
にチャネルに対するデータ転送を開始する場合のように
、処理効率の低下を招くことが無い。
タ８の２倍であり、デバイスアダプタ８のデータ転送が
完了した時点で、チャネルアダプタ１のデータ転送も終
了することとなるため、チャネルアダプタ１は待ち時間
が発生せず、デバイスアダプタ８のデータ転送開始と共
にチャネルに対するデータ転送を開始する場合のように
、処理効率の低下を招くことが無い。
チャネルアダプタ１のデータ転送速度とデバイスアダプ
タ８のデータ転送速度が等しいか、チャネルアダプタ１
の転送速度が遅い場合は、パスワードカウンタ１５には
零がセットされ、デバイスアダプタ８のデータ転送開始
と共に、チャネルアダプタ１のデータ転送も開始される
。
タ８のデータ転送速度が等しいか、チャネルアダプタ１
の転送速度が遅い場合は、パスワードカウンタ１５には
零がセットされ、デバイスアダプタ８のデータ転送開始
と共に、チャネルアダプタ１のデータ転送も開始される
。
本実施例はデバイスアダプタ８に適用した場合を説明し
たが、チャネルアダプタ１．２及びデバイスアダプタ９
に適用した場合も同様である。
たが、チャネルアダプタ１．２及びデバイスアダプタ９
に適用した場合も同様である。
以上説明した如く、本発明はデータ転送速度の速い機能
単位のプロセッサが、データ転送速度の遅い機能単位の
ため発生する待ち時間を浪費せず、他の処理に利用し得
るようにしたため、プロセッサの処理効率向上を図るこ
とが出来る。
単位のプロセッサが、データ転送速度の遅い機能単位の
ため発生する待ち時間を浪費せず、他の処理に利用し得
るようにしたため、プロセッサの処理効率向上を図るこ
とが出来る。
第１図は本発明の一実施例を示す回路のブロック図、
第２図は磁気ディスク制御装置の構成例を示すブロック
図である。 図において、 １．２はチャネルアダプタ、３はメモリ、４はメモリポ
ート、 ５は共通バス、６は資源管理部、
７はテーブル記憶部、８．９はデバイスアダプタ、 １０〜１３は磁気ディスク装置、 １５はパスワードカウンタ、 １６は最適タイミング検出回路、 １７はマルチプレクサ、 １８は共通バス転送速度レジスタ、 １９は外部転送速度レジスタ、 ２０は全データ転送量レジスタ、 ２１はデータ転送回路、 ２２はプロセッサ、２３〜
２６はドライバ、 ２７．２８はレシーバである。 タトろやダシ２フエース ハ〈ｄビＤ月〇−実チを？Ｊ’Ｌホ丁足つ賂のフ゛Ｄン
、７１乎 １ 口 溜紀陛ディス２すｊ司すとｌＡ、１Ｎ戚゛例とホ寸ブロ
ン２０チ ２ ■
図である。 図において、 １．２はチャネルアダプタ、３はメモリ、４はメモリポ
ート、 ５は共通バス、６は資源管理部、
７はテーブル記憶部、８．９はデバイスアダプタ、 １０〜１３は磁気ディスク装置、 １５はパスワードカウンタ、 １６は最適タイミング検出回路、 １７はマルチプレクサ、 １８は共通バス転送速度レジスタ、 １９は外部転送速度レジスタ、 ２０は全データ転送量レジスタ、 ２１はデータ転送回路、 ２２はプロセッサ、２３〜
２６はドライバ、 ２７．２８はレシーバである。 タトろやダシ２フエース ハ〈ｄビＤ月〇−実チを？Ｊ’Ｌホ丁足つ賂のフ゛Ｄン
、７１乎 １ 口 溜紀陛ディス２すｊ司すとｌＡ、１Ｎ戚゛例とホ寸ブロ
ン２０チ ２ ■
Claims (1)
- 【特許請求の範囲】 上位と下位のインタフェース間でのデータ転送速度の差
を吸収するためバッファを使用し、複数の機能別に区分
された機能単位の集合により構成される制御装置におい
て、 上位インタフェースとバッファの間又は下位インタフェ
ースとバッファの間のデータ転送制御を夫々司る機能単
位内に、 他の機能単位のデータ転送速度と自己のデータ転送速度
と全転送データ量とを夫々格納する記憶手段（１８）（
１９）（２０）と、 該記憶手段（１８）（１９）（２０）より読出した値か
ら、他の機能単位がデータ転送を開始するタイミングを
計算する計算手段（１６）と、 該計算手段（１６）の計算結果をデータ転送量で計数し
て零となると他の機能単位のデータ転送開始を許可する
信号を送出する計数手段（１５）を設け、自己のデータ
転送速度が他の機能単位のデータ転送速度より速いか等
しい場合は該計数手段（１５）に零を、遅い場合はその
遅さに対応して他の機能単位がデータ転送を開始するタ
イミングを計算し、その計算結果を該計数手段（１５）
にセットすることを特徴とする非同期転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61181420A JPH0727510B2 (ja) | 1986-08-01 | 1986-08-01 | 非同期転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61181420A JPH0727510B2 (ja) | 1986-08-01 | 1986-08-01 | 非同期転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6337454A true JPS6337454A (ja) | 1988-02-18 |
| JPH0727510B2 JPH0727510B2 (ja) | 1995-03-29 |
Family
ID=16100455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61181420A Expired - Fee Related JPH0727510B2 (ja) | 1986-08-01 | 1986-08-01 | 非同期転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727510B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5613066A (en) * | 1993-10-01 | 1997-03-18 | Fujitsu Limited | Disk controlling method and apparatus for transferring a record from a disk to a host via an intermediate buffer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58166424A (ja) * | 1982-03-27 | 1983-10-01 | Fujitsu Ltd | インタフエ−ス部タイミング制御方式 |
-
1986
- 1986-08-01 JP JP61181420A patent/JPH0727510B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58166424A (ja) * | 1982-03-27 | 1983-10-01 | Fujitsu Ltd | インタフエ−ス部タイミング制御方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5613066A (en) * | 1993-10-01 | 1997-03-18 | Fujitsu Limited | Disk controlling method and apparatus for transferring a record from a disk to a host via an intermediate buffer |
| US5878204A (en) * | 1993-10-01 | 1999-03-02 | Fujitsu Limited | Disk controlling method and apparatus for transferring a record from a disk to a host via an intermediate buffer |
| US6092216A (en) * | 1993-10-01 | 2000-07-18 | Fujitsu Limited | Disk controlling apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0727510B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301279A (en) | Apparatus for conditioning priority arbitration | |
| US4860244A (en) | Buffer system for input/output portion of digital data processing system | |
| US6675253B1 (en) | Dynamic routing of data across multiple data paths from a source controller to a destination controller | |
| US6356963B1 (en) | Long latency interrupt handling and input/output write posting | |
| US5287457A (en) | Computer system DMA transfer | |
| JPH06266649A (ja) | 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ | |
| US5933613A (en) | Computer system and inter-bus control circuit | |
| US5745731A (en) | Dual channel FIFO circuit with a single ported SRAM | |
| JPS6337454A (ja) | 非同期転送制御装置 | |
| JPH06250970A (ja) | メモリ制御装置 | |
| JP2727514B2 (ja) | 転送先ｉｄ指定回路 | |
| JPS58168129A (ja) | バス結合方式 | |
| JPS6333185B2 (ja) | ||
| JPS60116061A (ja) | 入出力処理方式 | |
| JP2713204B2 (ja) | 情報処理システム | |
| JP3211264B2 (ja) | 外部バス制御方式 | |
| JPS6041145A (ja) | デイスクキヤツシユ装置 | |
| JPH0426744B2 (ja) | ||
| EP0568678B1 (en) | Device for transmission of data | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JP3184406B2 (ja) | ディスクアレイ装置 | |
| RU2018944C1 (ru) | Устройство для сопряжения эвм с внешними объектами | |
| EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| SU590725A2 (ru) | Мультиплексный канал | |
| JP3450392B2 (ja) | インタフェース装置及び周辺機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |