JP2727514B2 - 転送先ｉｄ指定回路 - Google Patents
転送先ｉｄ指定回路Info
- Publication number
- JP2727514B2 JP2727514B2 JP24156989A JP24156989A JP2727514B2 JP 2727514 B2 JP2727514 B2 JP 2727514B2 JP 24156989 A JP24156989 A JP 24156989A JP 24156989 A JP24156989 A JP 24156989A JP 2727514 B2 JP2727514 B2 JP 2727514B2
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- bus
- transfer
- register
- transfer destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 〔概 要〕 スプリット転送を行うシステムバスの転送先ID指定回
路に関し、 同一バスインタフェースに接続されたMPUとMPU以外の
装置との転送先IDを正確に付与することを目的とし、 システムバスコマンドに転送先識別情報（転送先ID）
と転送元識別情報（転送元ID）を付与し、受信判定に転
送先IDを使用するシステムバスを有し、 MPUを含む複数の装置が接続されたローカルバスを有
し、 該システムバスとローカルバスとのバスインタフェー
ス（BIF）を有し、 MPUよりローカルバス権の高い装置が該ローカルバス
に接続された場合において、 上記BIF内にMPUの転送先IDを保持する第１のレジスタ
と、MPU以外の転送先IDを保持する第２のレジスタと、M
PUからの使用可信号により該第１のレジスタと第２のレ
ジスタとを選択するセレクタと、特定アドレスを判定す
るアドレス判定回路と、使用可信号を反転する反転回路
を備え、 MUPがシステムバス経由の転送を行う時は、第１のレ
ジスタの内容をコマンドに付与し、MPU以外がシステム
バス経由の転送を行う時は、第２のレジスタの内容をコ
マンドに付与するように構成する。
路に関し、 同一バスインタフェースに接続されたMPUとMPU以外の
装置との転送先IDを正確に付与することを目的とし、 システムバスコマンドに転送先識別情報（転送先ID）
と転送元識別情報（転送元ID）を付与し、受信判定に転
送先IDを使用するシステムバスを有し、 MPUを含む複数の装置が接続されたローカルバスを有
し、 該システムバスとローカルバスとのバスインタフェー
ス（BIF）を有し、 MPUよりローカルバス権の高い装置が該ローカルバス
に接続された場合において、 上記BIF内にMPUの転送先IDを保持する第１のレジスタ
と、MPU以外の転送先IDを保持する第２のレジスタと、M
PUからの使用可信号により該第１のレジスタと第２のレ
ジスタとを選択するセレクタと、特定アドレスを判定す
るアドレス判定回路と、使用可信号を反転する反転回路
を備え、 MUPがシステムバス経由の転送を行う時は、第１のレ
ジスタの内容をコマンドに付与し、MPU以外がシステム
バス経由の転送を行う時は、第２のレジスタの内容をコ
マンドに付与するように構成する。
本発明は、スプリット転送を行うシステムバスの転送
先ID指定回路に関する。
先ID指定回路に関する。
システムバスを用いて装置間のデータを転送する方法
には、ロック転送とスプリット転送の２つの方法があ
る。ロック転送とは転送中はバスを専有しその間は他の
転送が制御される方法であり、スプリット転送とはバス
を専有せずに必要に応じて他の転送も割り込むことがで
きる方法である。したがってスプリット転送を行う場合
はデータがパケット式に送受信される。
には、ロック転送とスプリット転送の２つの方法があ
る。ロック転送とは転送中はバスを専有しその間は他の
転送が制御される方法であり、スプリット転送とはバス
を専有せずに必要に応じて他の転送も割り込むことがで
きる方法である。したがってスプリット転送を行う場合
はデータがパケット式に送受信される。
上記スプリット転送を行うシステムバスを用いるシス
テムにおいて、システムバスコマンドに転送元識別番号
（転送元ID）及び転送先識別番号（転送先ID）を付与す
る必要がある。
テムにおいて、システムバスコマンドに転送元識別番号
（転送元ID）及び転送先識別番号（転送先ID）を付与す
る必要がある。
スプリット転送を行うシステム構成例を第３図に示
す。図において、20はシステムバス、21,22,23はローカ
ルバス、24,25,26はバスインタフェース（BIF）、27はM
PU、28はメモリ、29はI/O装置Ａ、30はI/O装置Ｂを示
す。
す。図において、20はシステムバス、21,22,23はローカ
ルバス、24,25,26はバスインタフェース（BIF）、27はM
PU、28はメモリ、29はI/O装置Ａ、30はI/O装置Ｂを示
す。
バスインタフェース（BIF）はシステムバスとローカ
ルバスとを接続するインタフェース回路で、BIF24はロ
ーカルバス21によりI/O29とMPU27とに接続され、BIF25
はローカルバス22によりメモリ28に接続され、BIF26は
ローカルバス23によりI/O30に接続されている。I/O29と
MPU27とはローカルバスにより同一のBIF25に接続されて
いるが、接続優先度はI/O29がMPU27より高いとする。即
ち時間内処理が必要なフロッピーディスク等が入出力装
置として同一バスに接続されている場合等である。
ルバスとを接続するインタフェース回路で、BIF24はロ
ーカルバス21によりI/O29とMPU27とに接続され、BIF25
はローカルバス22によりメモリ28に接続され、BIF26は
ローカルバス23によりI/O30に接続されている。I/O29と
MPU27とはローカルバスにより同一のBIF25に接続されて
いるが、接続優先度はI/O29がMPU27より高いとする。即
ち時間内処理が必要なフロッピーディスク等が入出力装
置として同一バスに接続されている場合等である。
システムバスのコマンド概念図を第４図に示す第４図
（ａ）はシステムバスのコマンドフォーマットの例を示
し、第４図（ｂ）はシステムバス上のリードシーケンス
を示す。
（ａ）はシステムバスのコマンドフォーマットの例を示
し、第４図（ｂ）はシステムバス上のリードシーケンス
を示す。
システムバス上のコマンドの例としては第４図（ａ）
に示すように、転送元ID（８ビット）、転送先ID（８ビ
ット）、R/W（１ビット）、アンサ（１ビット）、他よ
りなる。
に示すように、転送元ID（８ビット）、転送先ID（８ビ
ット）、R/W（１ビット）、アンサ（１ビット）、他よ
りなる。
システムバス上のリードシーケンスは、第４図（ｂ）
に示すように、転送先IDコマンドＣをMPUのR/Wコマンド
よりアドレスＡをリードし、メモリからアンサコマンド
Ｃにより転送元IDにデータＤを返送する。MPUからはBIF
1を経由して送出され、メモリからはBIF2を経由してシ
ステムバスに転送される。
に示すように、転送先IDコマンドＣをMPUのR/Wコマンド
よりアドレスＡをリードし、メモリからアンサコマンド
Ｃにより転送元IDにデータＤを返送する。MPUからはBIF
1を経由して送出され、メモリからはBIF2を経由してシ
ステムバスに転送される。
第３図のシステム構成図において、ローカルバス21に
MPUとMPU以外（例えばI/O等）が接続されている時のバ
ス調停部（アービトレーション）におけるリクエスト
（要求）受付優先度は一般にMPUの方が低い。したがっ
て、MPUが連続的にローカルバスを使用している時に、I
/O等からローカルバス要求が発行された場合、バスの使
用権はMPUからI/O等に移り、I/O等の転送が終了した
後、再びMPUへバスの使用権が移り転送を再開する。
MPUとMPU以外（例えばI/O等）が接続されている時のバ
ス調停部（アービトレーション）におけるリクエスト
（要求）受付優先度は一般にMPUの方が低い。したがっ
て、MPUが連続的にローカルバスを使用している時に、I
/O等からローカルバス要求が発行された場合、バスの使
用権はMPUからI/O等に移り、I/O等の転送が終了した
後、再びMPUへバスの使用権が移り転送を再開する。
上記ローカルバスの使用権の概念図を第５図に示す。
第５図（ａ）はローカルバスのアービトレーション信号
を示し、第５図（ｂ）はMPUが連続転送中にI/Oからバス
要求があった場合のシーケンスを示す。
第５図（ａ）はローカルバスのアービトレーション信号
を示し、第５図（ｂ）はMPUが連続転送中にI/Oからバス
要求があった場合のシーケンスを示す。
第５図（ａ）のローカルバスのアービトレーション信
号において、31はMPU、32はI/O、33はバスアービタを示
す。バスアービタ33のバス調停により、MPU31からのバ
ス要求（REQ1）はI/O32からのバス要求（REQ2）より優
先度が低い。したがって、MPUが連続転送中にI/Oからバ
ス要求があった場合は、第５図（ｂ）に示すように、バ
スアービタ33からの使用可信号ACKはI/Oの方が優先度が
あり、MPUへの使用可信号ACK1よりI/Oへの使用可信号AC
K2の方が優先される。即ち、MPUからのステージ（バス
サイクル）S1,S2の後にI/OからのステージS1′,S2′が
続き、その後にMPUからのステージS3,S4が続く。
号において、31はMPU、32はI/O、33はバスアービタを示
す。バスアービタ33のバス調停により、MPU31からのバ
ス要求（REQ1）はI/O32からのバス要求（REQ2）より優
先度が低い。したがって、MPUが連続転送中にI/Oからバ
ス要求があった場合は、第５図（ｂ）に示すように、バ
スアービタ33からの使用可信号ACKはI/Oの方が優先度が
あり、MPUへの使用可信号ACK1よりI/Oへの使用可信号AC
K2の方が優先される。即ち、MPUからのステージ（バス
サイクル）S1,S2の後にI/OからのステージS1′,S2′が
続き、その後にMPUからのステージS3,S4が続く。
このシステムバスに転送先IDを付与する方法として、
バスインターフェースBIF内に転送先I/Dレジスタを設
け、システムバスを経由する転送を行う時に、転送起動
元は予めBIF内の転送先IDレジスタに転送先IDを設定し
た後、転送を行う方法がある。
バスインターフェースBIF内に転送先I/Dレジスタを設
け、システムバスを経由する転送を行う時に、転送起動
元は予めBIF内の転送先IDレジスタに転送先IDを設定し
た後、転送を行う方法がある。
しかし第５図（ｂ）において、S2の転送が転送先IDの
設定で、S1′が別の転送先IDを設定する場合が考えら
れ、この場合MPUがシステムバス経由で行う転送S3は、S
1′で設定された転送先IDの示す所へ転送されてしまう
可能性があり、そのことをMPUは知ることができない。
設定で、S1′が別の転送先IDを設定する場合が考えら
れ、この場合MPUがシステムバス経由で行う転送S3は、S
1′で設定された転送先IDの示す所へ転送されてしまう
可能性があり、そのことをMPUは知ることができない。
従来このような事態を避ける方法として、ローカルバ
スロック信号を発行し、I/O等のリクエストによるバス
使用権の移動を止める方法があった。従来のローカルバ
ス使用権発行方法を第６図に示す。第６図（ａ）はMPU
がバスロック信号を持たない時にバスロック信号を発行
する回路の一例を示し、第６図（ｂ）はMPUがバスロッ
ク命令／バスアンロック命令を持ち、連続運転中にI/O
からバス要求があった場合のシーケンスを示す。
スロック信号を発行し、I/O等のリクエストによるバス
使用権の移動を止める方法があった。従来のローカルバ
ス使用権発行方法を第６図に示す。第６図（ａ）はMPU
がバスロック信号を持たない時にバスロック信号を発行
する回路の一例を示し、第６図（ｂ）はMPUがバスロッ
ク命令／バスアンロック命令を持ち、連続運転中にI/O
からバス要求があった場合のシーケンスを示す。
第６図（ａ）の回路例において、41はMPU、42はI/O、
43はバスアービタBA、44はBIF、45はロック信号発行ア
ダプタを示す。また、はMPU41からのバスロック／ア
ンロック信号で、はロック信号発行アダプタ45からの
バスロック信号、はシステムバスへの接続信号を示
す。
43はバスアービタBA、44はBIF、45はロック信号発行ア
ダプタを示す。また、はMPU41からのバスロック／ア
ンロック信号で、はロック信号発行アダプタ45からの
バスロック信号、はシステムバスへの接続信号を示
す。
MPU41からアダプタ45に対して特定アドレスに“0"を
書き込み、アダプタ45からバスロック信号を有効にする
（アサート）。同様にMPU41からアダプタ45に対して特
定アドレスに“1"を書き込むと、アダプタ45からバスロ
ック信号を無効にする（ネゲート）。
書き込み、アダプタ45からバスロック信号を有効にする
（アサート）。同様にMPU41からアダプタ45に対して特
定アドレスに“1"を書き込むと、アダプタ45からバスロ
ック信号を無効にする（ネゲート）。
第６図（ｂ）のシーケンス例において、MPU41からの
要求信号REQ1に対してバスアービタ43より使用可信号AC
K1を返送している時に、I/O42からの要求信号REQ2が割
り込むと、MPU41からバスロック信号が発行されバスを
有効にロックし、その後アンロック信号が発行されてロ
ック信号を無効にする。したがって、直ぐにI/O42から
の信号がBIFを経由して送出される。即ちMPU41からのバ
スロック信号によりステージSLOCとSUNLOCが設定され
る。したがってシステムバスにおいて、MPU41からの信
号ステージS1〜S4はI/O42からの信号ステージS1′S2′
……に切り替わる。
要求信号REQ1に対してバスアービタ43より使用可信号AC
K1を返送している時に、I/O42からの要求信号REQ2が割
り込むと、MPU41からバスロック信号が発行されバスを
有効にロックし、その後アンロック信号が発行されてロ
ック信号を無効にする。したがって、直ぐにI/O42から
の信号がBIFを経由して送出される。即ちMPU41からのバ
スロック信号によりステージSLOCとSUNLOCが設定され
る。したがってシステムバスにおいて、MPU41からの信
号ステージS1〜S4はI/O42からの信号ステージS1′S2′
……に切り替わる。
しかし上記従来の方法では、信号制御線及びアダプタ
等が増えてハードが複雑になり、バスアービタ等を制御
するためのソフトの追加が必要になり、またロック信号
のためアクセス時間が長くなり、I/OはMPUが処理を完了
するまで待たなければならないという問題があった。
等が増えてハードが複雑になり、バスアービタ等を制御
するためのソフトの追加が必要になり、またロック信号
のためアクセス時間が長くなり、I/OはMPUが処理を完了
するまで待たなければならないという問題があった。
本発明は、BIF内にある転送先IDレジスタを、MPUアク
セス用とMPU以外（I/O）アクセス用と２つ設け、転送先
IDフィールドに何れの転送かを指定するコマンドを付与
することを目的とする。
セス用とMPU以外（I/O）アクセス用と２つ設け、転送先
IDフィールドに何れの転送かを指定するコマンドを付与
することを目的とする。
本発明の原理構成図を第１図に示す。図において、１
はバスインタフェース、２はシステムバス、３はローカ
ルバス、４はMPU、５はMPU以外の装置（I/O）を示す。
はバスインタフェース、２はシステムバス、３はローカ
ルバス、４はMPU、５はMPU以外の装置（I/O）を示す。
システムバス２はシステムバスコマンドに転送先識別
情報（転送先ID）と転送元識別情報（転送元ID）を付与
し、受信判定に転送先IDを使用し、 ローカルバス３はMPU4を含む複数の装置５が接続さ
れ、 該システムバス２とローカルバス３とのバスインタフ
ェース（BIF）１を有し、 MPU4よりローカルバス権の高い装置（I/O）５が該ロ
ーカルバス３に接続された場合において、 上記BIF1内にMPU4の転送先IDを保持する第１のレジス
タ11と、MPU以外５の転送先IDを保持する第２のレジス
タ12と、MPU4からの使用可信号により該第１のレジスタ
と第２のレジスタとを選択するセレクタ13と、MPU4から
のアドレスより特定アドレスを判定するアドレス判定回
路14と、使用可信号を反転する反転回路15を備える。
情報（転送先ID）と転送元識別情報（転送元ID）を付与
し、受信判定に転送先IDを使用し、 ローカルバス３はMPU4を含む複数の装置５が接続さ
れ、 該システムバス２とローカルバス３とのバスインタフ
ェース（BIF）１を有し、 MPU4よりローカルバス権の高い装置（I/O）５が該ロ
ーカルバス３に接続された場合において、 上記BIF1内にMPU4の転送先IDを保持する第１のレジス
タ11と、MPU以外５の転送先IDを保持する第２のレジス
タ12と、MPU4からの使用可信号により該第１のレジスタ
と第２のレジスタとを選択するセレクタ13と、MPU4から
のアドレスより特定アドレスを判定するアドレス判定回
路14と、使用可信号を反転する反転回路15を備える。
MPU4がシステムバス経由の転送を行う時は、MPU4用の
第１のレジスタ11の内容をシステムバスコマンドの転送
先IDフィールドに付与し、MPU以外の装置（I/O）５がシ
ステムバス経由の転送を行う時は、MPU以外用第２のレ
ジスタ12の内容を転送先IDフィールドに付与するように
する。
第１のレジスタ11の内容をシステムバスコマンドの転送
先IDフィールドに付与し、MPU以外の装置（I/O）５がシ
ステムバス経由の転送を行う時は、MPU以外用第２のレ
ジスタ12の内容を転送先IDフィールドに付与するように
する。
MPU4が転送先IDをMPU用転送先IDレジスタ11に書き込
む時、MPU4は転送先ID書込み用の割付けされた特定のア
ドレスをローカルバスのアドレス線に送出し、同時に転
送先ID情報をデータ線に送出しライトアクセスを行う。
ローカルバスアドレスにより、アドレス判定回路14は特
定アドレスであることを判定し、“1"を送出する。アド
レス判定回路14の出力とローカルバスのライト信号との
レジスタ書込み信号と使用可信号が有効になると、ロー
カルバスデータの内容が第１のレジスタ11に書込まれ
る。
む時、MPU4は転送先ID書込み用の割付けされた特定のア
ドレスをローカルバスのアドレス線に送出し、同時に転
送先ID情報をデータ線に送出しライトアクセスを行う。
ローカルバスアドレスにより、アドレス判定回路14は特
定アドレスであることを判定し、“1"を送出する。アド
レス判定回路14の出力とローカルバスのライト信号との
レジスタ書込み信号と使用可信号が有効になると、ロー
カルバスデータの内容が第１のレジスタ11に書込まれ
る。
またレジスタ書込み信号と使用可信号を反転回路15に
より反転した信号とが有効になると、ローカルバスデー
タの内容が第２のレジスタ12に書込まれる。
より反転した信号とが有効になると、ローカルバスデー
タの内容が第２のレジスタ12に書込まれる。
MPU4が転送先IDレジスタ書込みアドレスに書込み動作
をすることにより、MPU用転送先IDレジスタ11に書込ま
れ、I/O5が書込み動作をすることにより、MPU以外用転
送先IDレジスタ12に書込まれる。
をすることにより、MPU用転送先IDレジスタ11に書込ま
れ、I/O5が書込み動作をすることにより、MPU以外用転
送先IDレジスタ12に書込まれる。
システムバス経由の転送時は２つのレジスタ11と12の
内容を、使用可信号と反転信号によりセレクタ13を制御
して選択する。
内容を、使用可信号と反転信号によりセレクタ13を制御
して選択する。
本発明のバスインタフェース回路の実施例のブロック
構成図を第２図に示す。図において、11は第１のレジス
タ、12は第２のレジスタ、13はセレクタ、14はアドレス
判定回路、14はインバータ、16,17,18はアンド回路を示
す。
構成図を第２図に示す。図において、11は第１のレジス
タ、12は第２のレジスタ、13はセレクタ、14はアドレス
判定回路、14はインバータ、16,17,18はアンド回路を示
す。
MPU4が転送先IDをMPU用転送先IDレジスタ11に書込む
時、MPU4は転送先ID書込み用に割付けされた特定のアド
レスをローカルバスのアドレス線（32ビット）に送出
し、同時に転送先ID情報をデータ線（８ビット）に送出
し、ライトアクセスを行う。ローカルバスアドレスより
アドレス判定回路14は特定アドレスであることを判定
し、“1"を送出する。
時、MPU4は転送先ID書込み用に割付けされた特定のアド
レスをローカルバスのアドレス線（32ビット）に送出
し、同時に転送先ID情報をデータ線（８ビット）に送出
し、ライトアクセスを行う。ローカルバスアドレスより
アドレス判定回路14は特定アドレスであることを判定
し、“1"を送出する。
アドレス判定回路14の出力とローカルバスのライト信
号とをアンド回路18でアンドした出力（レジスタ書込み
信号）と、ACK1信号をアンド回路16でアンドした出力
（レジスタ11書込み信号）がアサートされると、ローカ
ルバスデータ（８ビット）の内容はレジスタ11に書込ま
れる。また、レジスタ書込み信号とACK1信号をインバー
タ15により反転した信号とをアンド回路17でアンドした
出力（レジスタ12書込み信号）がアサートされると、ロ
ーカルバスデータ（８ビット）の内容はレジスタ12に書
込まれる。
号とをアンド回路18でアンドした出力（レジスタ書込み
信号）と、ACK1信号をアンド回路16でアンドした出力
（レジスタ11書込み信号）がアサートされると、ローカ
ルバスデータ（８ビット）の内容はレジスタ11に書込ま
れる。また、レジスタ書込み信号とACK1信号をインバー
タ15により反転した信号とをアンド回路17でアンドした
出力（レジスタ12書込み信号）がアサートされると、ロ
ーカルバスデータ（８ビット）の内容はレジスタ12に書
込まれる。
これにより、MPU4が転送先IDレジスタ書込みアドレス
に書込み動作をすることにより、データはMPU用転送先I
Dレジスタ11に書込まれ、I/O5が書込み動作をすること
により、MPU以外用転送先IDレジスタ12に書込まれる。
に書込み動作をすることにより、データはMPU用転送先I
Dレジスタ11に書込まれ、I/O5が書込み動作をすること
により、MPU以外用転送先IDレジスタ12に書込まれる。
システムバス経由の転送時は２つのレジスタ11と12の
内容を、ACK1信号でセレクタ13を制御して選択する。
今、セレクタ13の制御信号をS1とS2とし、レジスタ11か
らのデータをＡ、レジスタ12からのデータをＢとすれ
ば、セレクタ13からの出力データＹは次のようになる。
内容を、ACK1信号でセレクタ13を制御して選択する。
今、セレクタ13の制御信号をS1とS2とし、レジスタ11か
らのデータをＡ、レジスタ12からのデータをＢとすれ
ば、セレクタ13からの出力データＹは次のようになる。
したがってMPU4からのACK1信号が“1"の場合はデータ
は有効（アサート）になり、“0"の場合はデータは無効
（ネゲート）になる。また、MPU4からのライト信号が
“1"の場合は、アドレス判定信号が“1"であるのでライ
ト要求が有効（アサート）になり、“0"の場合はライト
要求が無効（ネゲート）になる。
は有効（アサート）になり、“0"の場合はデータは無効
（ネゲート）になる。また、MPU4からのライト信号が
“1"の場合は、アドレス判定信号が“1"であるのでライ
ト要求が有効（アサート）になり、“0"の場合はライト
要求が無効（ネゲート）になる。
この時のローカルバスシーケンスは、MPUのステージ
１で転送先ID設定を行った後、I/O等にバス権が移動し
ても、次のステージ２の転送先ID情報は変わらない。
１で転送先ID設定を行った後、I/O等にバス権が移動し
ても、次のステージ２の転送先ID情報は変わらない。
従来のようにローカルバスロック信号及びそのしかけ
を用いずに、MPUは正しい転送先IDをシステムバスコマ
ンドに付与することができ、さらにMPU以外（I/O）はMP
Uの処理を待たずに、直ちに処理を開始することができ
る。
を用いずに、MPUは正しい転送先IDをシステムバスコマ
ンドに付与することができ、さらにMPU以外（I/O）はMP
Uの処理を待たずに、直ちに処理を開始することができ
る。
第１図は本発明の原理構成図、第２図は実施例のバスイ
ンタフェース回路構成図、第３図はスプリット転送シス
テム構成例、第４図はシステムバスのコマンド概念図、
第５図はローカルバスの使用権の概念図、第６図は従来
例のローカルバス使用権発行方法を示す。 図において、1,24,25,26,44はバスインタフェース回
路、2,20はシステムバス、3,21,22,23はローカルバス、
4,27,31,41はMPU、5,29,30,32,42はI/O、11は第１のレ
ジスタ、12は第２のレジスタ、13はセレクタ、14はアド
レス判定回路、15は反転回路、16,17,18はアンド回路、
28はメモリ、33,43はバスアービタ、45はロック信号発
行アダプタを示す。
ンタフェース回路構成図、第３図はスプリット転送シス
テム構成例、第４図はシステムバスのコマンド概念図、
第５図はローカルバスの使用権の概念図、第６図は従来
例のローカルバス使用権発行方法を示す。 図において、1,24,25,26,44はバスインタフェース回
路、2,20はシステムバス、3,21,22,23はローカルバス、
4,27,31,41はMPU、5,29,30,32,42はI/O、11は第１のレ
ジスタ、12は第２のレジスタ、13はセレクタ、14はアド
レス判定回路、15は反転回路、16,17,18はアンド回路、
28はメモリ、33,43はバスアービタ、45はロック信号発
行アダプタを示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 脇村 慶明 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 岡田 勝行 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭63−44266（ＪＰ，Ａ)
Claims (1)
- 【請求項１】スプリット転送を行うシステムバスの転送
先ID指定回路において、 システムバスコマンドに転送先識別情報（転送先ID）と
転送元識別情報（転送元ID）を付与し、受信判定に転送
先IDを使用するシステムバス（２）を有し、 MPUを含む複数の装置が接続されたローカルバス（３）
を有し、 該システムバス（２）とローカルバス（３）とのバスイ
ンタフェース（BIF）（１）を有し、 MPU（４）よりローカルバス権の高い装置（５）が該ロ
ーカルバス（３）に接続された場合において、 上記BIF（１）内にMPU（４）の転送先IDを保持する第１
のレジスタ（11）と、MPU以外（５）の転送先IDを保持
する第２のレジスタ（12）と、MPU（４）からの使用可
信号により該第１のレジスタ（11）と第２のレジスタ
（12）とを選択するセレクタ（13）と、特定アドレスを
判定するアドレス判定回路（14）と、使用可信号を反転
する反転回路（15）を備え、 MPU（４）がシステムバス（２）経由の転送を行う時
は、第１のレジスタ（11）の内容をコマンドに付与し、
MPU以外（５）がシステムバス（２）経由の転送を行う
時は、第２のレジスタ（12）の内容をコマンドに付与す
ることを特徴とする転送先ID指定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24156989A JP2727514B2 (ja) | 1989-09-18 | 1989-09-18 | 転送先ｉｄ指定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24156989A JP2727514B2 (ja) | 1989-09-18 | 1989-09-18 | 転送先ｉｄ指定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102558A JPH03102558A (ja) | 1991-04-26 |
| JP2727514B2 true JP2727514B2 (ja) | 1998-03-11 |
Family
ID=17076283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24156989A Expired - Lifetime JP2727514B2 (ja) | 1989-09-18 | 1989-09-18 | 転送先ｉｄ指定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727514B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3411300B2 (ja) * | 1992-02-18 | 2003-05-26 | 株式会社日立製作所 | 情報処理装置 |
| JP4869714B2 (ja) * | 2006-01-16 | 2012-02-08 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置、信号伝送方法、およびブリッジ |
| JP2006331452A (ja) * | 2006-07-31 | 2006-12-07 | Hitachi Ltd | バス制御方式及びコンピュータシステム |
-
1989
- 1989-09-18 JP JP24156989A patent/JP2727514B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03102558A (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455915A (en) | Computer system with bridge circuitry having input/output multiplexers and third direct unidirectional path for data transfer between buses operating at different rates | |
| US5535341A (en) | Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation | |
| US4737932A (en) | Processor | |
| KR100271336B1 (ko) | 주변구성요소 내부접속 버스상의 기능을 향상시키는 장치 및방법 | |
| US5717873A (en) | Deadlock avoidance mechanism and method for multiple bus topology | |
| US6189062B1 (en) | Apparatus and method for address translation in bus bridge devices | |
| US5426737A (en) | Direct memory access for data transfer within an I/O device | |
| US5481681A (en) | Data transfer operations between two asynchronous buses | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| US7340553B2 (en) | Data processing device and method for transferring data | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JP2727514B2 (ja) | 転送先ｉｄ指定回路 | |
| US6195721B1 (en) | Inter-processor data transfer management | |
| US5408612A (en) | Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register | |
| JPH0227696B2 (ja) | Johoshorisochi | |
| KR100441996B1 (ko) | 직접 메모리 액세스 제어기 및 제어 방법 | |
| KR100252084B1 (ko) | 멀티 프로세스 시스템에서 데이터 라이트/리드 방법 및 데이터엑세스 장치 | |
| KR100191242B1 (ko) | 데이타 전송장치 | |
| JPH052557A (ja) | データ転送装置 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH08339345A (ja) | 情報処理システム | |
| JPH0512219A (ja) | プロセス転送方式 | |
| JPH07262078A (ja) | 出力制御方法と制御装置 | |
| JPH11143825A (ja) | バス調停機構 | |
| JP2003067322A (ja) | データ転送方法、ブリッジ回路、及びデータ転送システム |