JP4869714B2 - 情報処理装置、信号伝送方法、およびブリッジ - Google Patents
情報処理装置、信号伝送方法、およびブリッジ Download PDFInfo
- Publication number
- JP4869714B2 JP4869714B2 JP2006008002A JP2006008002A JP4869714B2 JP 4869714 B2 JP4869714 B2 JP 4869714B2 JP 2006008002 A JP2006008002 A JP 2006008002A JP 2006008002 A JP2006008002 A JP 2006008002A JP 4869714 B2 JP4869714 B2 JP 4869714B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- endpoint
- bridge
- processor unit
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/404—Coupling between buses using bus bridges with address mapping
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
C. E. Leiserson. Fat-Trees: Universal Networks for Hardware-Efficient Supercomputing. IEEE Transactions on Computer, Vol. 34, No. 10, pp. 892.901, 1985
Claims (5)
- 第1、第2の2つのプロセッサユニットと、
前記第1、第2の2つのプロセッサユニットのそれぞれが管理する第1、第2の2つのデバイスツリーと、
前記第1、第2の2つのデバイスツリーがそれぞれ形成する第1、第2の2つのエンドポイント間の信号伝送を中継するブリッジと、
を備え、
前記第1のエンドポイントは、前記第1のデバイスツリーに含まれるデバイスを送信元とし前記第2のデバイスツリーに含まれるデバイスへのアクセス要求を行う信号を受信して前記ブリッジに入力し、
前記ブリッジは、前記第1のエンドポイントから入力された前記信号に含まれる送信元の情報を、前記送信元のデバイスの識別情報から前記第2のエンドポイントの識別情報に書き換えたうえで、当該信号を前記第2のエンドポイントに入力し、
前記第2のエンドポイントは前記ブリッジから入力された前記信号を、宛先のデバイスへ送信することを特徴とする情報処理装置。 - 前記ブリッジは、前記送信元の情報を書き換える際、前記信号に含まれる前記送信元のデバイスの識別情報を保存するメモリを備え、
前記第2のエンドポイントは、前記第2のデイバイスツリーに含まれるデバイスから、前記信号に対応して送信された応答信号を受信して前記ブリッジに入力し、
前記ブリッジは、前記第2のエンドポイントから入力された前記応答信号に含まれる宛先の情報を、前記第2のエンドポイントの識別情報から、前記メモリに保存した、元の信号の送信元のデバイスの識別情報に書き換えたうえで、当該応答信号を前記第1のエンドポイントに入力し、
前記第1のエンドポイントは前記ブリッジから入力された前記応答信号を、前記元の信号の送信元のデバイスへ送信することを特徴とする請求項1に記載の情報処理装置。 - 第1デバイスツリーを管理する第1プロセッサユニットが、第2デバイスツリーを管理する第2プロセッサユニットに対する信号を発信するステップと、
発信された前記信号を、前記第1デバイスツリーに属する第1エンドポイントが受信し、デバイスツリー間の信号送受信を中継するブリッジへ入力するステップと、
前記ブリッジにおいて、前記第1エンドポイントから入力された前記信号に含まれる当該信号の発信元の情報を前記第1プロセッサユニットの識別情報から前記第2デバイスツリーに属する第2エンドポイントの識別情報に書き換えるステップと、
発信元の情報を書き換えた信号を前記第2エンドポイントへ入力するステップと、
入力された信号を前記第2エンドポイントから前記第2プロセッサユニットへ伝送するステップと、
を含むことを特徴とする信号伝送方法。 - 前記書き換えるステップは、入力された前記信号に発信元の情報として含まれていた、前記第1プロセッサユニットの識別情報をメモリに保存するステップを含み、
前記信号伝送方法は、
前記第2プロセッサユニットへ伝送された信号に含まれる当該信号の発信元の情報に従い、当該信号に対する応答信号を、前記第2エンドポイントを送信先として前記第2プロセッサユニットが発信するステップと、
発信された前記応答信号を前記第2エンドポイントが受信し、前記ブリッジへ入力するステップと、
前記ブリッジにおいて、前記第2エンドポイントから入力された前記応答信号に含まれる当該応答信号の送信先の情報を、前記第2エンドポイントの識別情報から前記メモリに保存した前記第1プロセッサユニットの識別情報に書き換えるステップと、
送信先の情報を書き換えた前記応答信号を前記第1エンドポイントへ入力するステップと、
入力された前記応答信号を前記第1エンドポイントから前記第1プロセッサユニットへ伝送するステップと、
をさらに含むことを特徴とする請求項3に記載の信号伝送方法。 - 異なるプロセッサユニットがそれぞれ管理する第1、第2のデバイスツリーにそれぞれ属する第1、第2の2つのエンドポイントに対して信号を入出力する入出力部と、
前記第1のエンドポイントから入力された、前記第1のデバイスツリーに属するデバイスを送信元とし前記第2のデバイスツリーに属するデバイスへのアクセス要求を行う信号に含まれる送信元の情報を、前記送信元のデバイスの識別情報から前記第2のエンドポイントの識別情報に書き換えたうえで、当該信号を前記第2のエンドポイントへ入力する変換部と、
を備えることを特徴とするブリッジ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008002A JP4869714B2 (ja) | 2006-01-16 | 2006-01-16 | 情報処理装置、信号伝送方法、およびブリッジ |
US12/159,040 US20090235048A1 (en) | 2006-01-16 | 2006-11-08 | Information processing apparatus, signal transmission method, and bridge |
PCT/JP2006/322243 WO2007080695A1 (ja) | 2006-01-16 | 2006-11-08 | 情報処理装置、信号伝送方法、およびブリッジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008002A JP4869714B2 (ja) | 2006-01-16 | 2006-01-16 | 情報処理装置、信号伝送方法、およびブリッジ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007188446A JP2007188446A (ja) | 2007-07-26 |
JP2007188446A5 JP2007188446A5 (ja) | 2008-06-26 |
JP4869714B2 true JP4869714B2 (ja) | 2012-02-08 |
Family
ID=38256108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006008002A Expired - Fee Related JP4869714B2 (ja) | 2006-01-16 | 2006-01-16 | 情報処理装置、信号伝送方法、およびブリッジ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090235048A1 (ja) |
JP (1) | JP4869714B2 (ja) |
WO (1) | WO2007080695A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4514798B2 (ja) * | 2005-09-29 | 2010-07-28 | パイオニア株式会社 | 中継装置及び中継方法並びに中継処理用プログラム |
JP5168541B2 (ja) * | 2007-09-14 | 2013-03-21 | 株式会社リコー | データ転送装置 |
US8373709B2 (en) * | 2008-10-03 | 2013-02-12 | Ati Technologies Ulc | Multi-processor architecture and method |
JP5903801B2 (ja) * | 2011-08-23 | 2016-04-13 | 富士通株式会社 | 通信装置およびid設定方法 |
US8843665B2 (en) * | 2012-01-18 | 2014-09-23 | International Business Machines Corporation | Operating system state communication |
JP2013196593A (ja) * | 2012-03-22 | 2013-09-30 | Ricoh Co Ltd | データ処理装置、データ処理方法及びプログラム |
JP6631744B1 (ja) * | 2019-06-05 | 2020-01-15 | 富士通クライアントコンピューティング株式会社 | 情報処理システムおよびプログラム |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8407102D0 (en) * | 1984-03-19 | 1984-04-26 | Int Computers Ltd | Interconnection of communications networks |
US4621362A (en) * | 1984-06-04 | 1986-11-04 | International Business Machines Corp. | Routing architecture for a multi-ring local area network |
JPH0618374B2 (ja) * | 1985-03-18 | 1994-03-09 | 株式会社日立製作所 | マルチネツトワ−クシステムのデ−タ伝送方法 |
JP2727514B2 (ja) * | 1989-09-18 | 1998-03-11 | 富士通株式会社 | 転送先id指定回路 |
US5500860A (en) * | 1991-06-14 | 1996-03-19 | Digital Equipment Corporation | Router using multiple hop redirect messages to enable bridge like data forwarding |
JP3411300B2 (ja) * | 1992-02-18 | 2003-05-26 | 株式会社日立製作所 | 情報処理装置 |
JPH0689257A (ja) * | 1992-09-08 | 1994-03-29 | Fuji Xerox Co Ltd | バスブリッジの調停装置 |
JP3454294B2 (ja) * | 1994-06-20 | 2003-10-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マルチプル・バス情報処理システム及びブリッジ回路 |
US5790831A (en) * | 1994-11-01 | 1998-08-04 | Opti Inc. | VL-bus/PCI-bus bridge |
US5751975A (en) * | 1995-12-28 | 1998-05-12 | Intel Corporation | Method and apparatus for interfacing a device compliant to a first bus protocol to an external bus having a second bus protocol and for providing virtual functions through a multi-function intelligent bridge |
US5857080A (en) * | 1996-09-10 | 1999-01-05 | Lsi Logic Corporation | Apparatus and method for address translation in bus bridge devices |
JP3449313B2 (ja) * | 1999-09-28 | 2003-09-22 | 日本電気株式会社 | 機器情報収集方法、機器制御装置およびブリッジ |
US6581130B1 (en) * | 2000-04-04 | 2003-06-17 | Hewlett Packard Development Company, L.P. | Dynamic remapping of address registers for address translation between multiple busses |
US6970957B1 (en) * | 2000-04-24 | 2005-11-29 | Microsoft Corporation | Dynamically configuring resources for cycle translation in a computer system |
JP3593117B2 (ja) * | 2002-05-31 | 2004-11-24 | 株式会社東芝 | 中継装置と中継装置の接続方法 |
JP4087271B2 (ja) * | 2003-03-19 | 2008-05-21 | 株式会社日立製作所 | 代理応答装置およびネットワークシステム |
JP4229769B2 (ja) * | 2003-07-01 | 2009-02-25 | 富士通株式会社 | アドレス変換プログラム、アドレス変換方法およびアドレス変換装置 |
EP1738556A1 (en) * | 2004-04-20 | 2007-01-03 | Matsushita Electric Industrial Co., Ltd. | Communication network system and communication apparatus |
JP2005332145A (ja) * | 2004-05-19 | 2005-12-02 | Nec Electronics Corp | データ転送制御回路及びデータ転送方法 |
US7334071B2 (en) * | 2005-05-25 | 2008-02-19 | Integrated Device Technology, Inc. | Expansion of cross-domain addressing for PCI-express packets passing through non-transparent bridge |
US7536489B2 (en) * | 2005-08-30 | 2009-05-19 | Ricoh Company Limited | Information processing system for determining payload size based on packet-to-payload size ratio |
US7610431B1 (en) * | 2005-10-14 | 2009-10-27 | Sun Microsystems, Inc. | Configuration space compaction |
US8144577B2 (en) * | 2006-05-10 | 2012-03-27 | Cisco Technology, Inc. | Technique for efficiently managing bandwidth registration for multiple spanning tree options |
-
2006
- 2006-01-16 JP JP2006008002A patent/JP4869714B2/ja not_active Expired - Fee Related
- 2006-11-08 WO PCT/JP2006/322243 patent/WO2007080695A1/ja active Application Filing
- 2006-11-08 US US12/159,040 patent/US20090235048A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2007080695A1 (ja) | 2007-07-19 |
JP2007188446A (ja) | 2007-07-26 |
US20090235048A1 (en) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4869714B2 (ja) | 情報処理装置、信号伝送方法、およびブリッジ | |
US10263891B2 (en) | Switching device, computer system, method, and program | |
CN107278299B (zh) | 经由可重配置的虚拟交换机实现次级总线功能性的方法、装置和系统 | |
TWI413902B (zh) | 用於將非週邊構件互連資源整合入個人電腦系統內之設備及系統 | |
US7873701B2 (en) | Network on chip with partitions | |
US7865654B2 (en) | Programmable bridge header structures | |
EP3267322B1 (en) | Scalable direct inter-node communication over peripheral component interconnect-express (pcie) | |
KR20210033996A (ko) | 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간 | |
CN107315697A (zh) | 用于减少管理端口的计算机可读取存储装置、系统及方法 | |
CN107851078B (zh) | 一种PCIe设备的聚合友好型地址分配的方法和系统 | |
US11714776B2 (en) | Enabling a multi-chip daisy chain topology using peripheral component interconnect express (PCIe) | |
CN115102780B (zh) | 数据传输方法、相关装置、系统及计算机可读存储介质 | |
US9830283B2 (en) | Multi-mode agent | |
US11537543B2 (en) | Technique for handling protocol conversion | |
JP6070732B2 (ja) | 入出力制御装置、入出力制御システム、入出力制御方法、および、プログラム | |
CN108471384A (zh) | 用于端到端通信的报文转发的方法和装置 | |
US7552270B2 (en) | Signal transmission method, bridge unit, and information processing apparatus | |
JP2022527121A (ja) | 割り当て可能なi/oドメインおよびコヒーレントドメインを有する周辺i/oデバイス | |
CN113282341A (zh) | 一种业务控制方法、装置、设备和介质 | |
US20190286606A1 (en) | Network-on-chip and computer system including the same | |
JP6580333B2 (ja) | Lsiチップ及びネットワークシステム | |
JP5483020B2 (ja) | 通信制御装置、ネットワーク、及びネットワークシステム | |
JP6597925B1 (ja) | 情報処理システム | |
JP2013196593A (ja) | データ処理装置、データ処理方法及びプログラム | |
JP6607332B1 (ja) | 中継装置、プログラム、及び情報処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111116 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |