JPS604498B2 - 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 - Google Patents
電子計算機とダイレクト・メモリ・アクセス装置の結合方法Info
- Publication number
- JPS604498B2 JPS604498B2 JP54169210A JP16921079A JPS604498B2 JP S604498 B2 JPS604498 B2 JP S604498B2 JP 54169210 A JP54169210 A JP 54169210A JP 16921079 A JP16921079 A JP 16921079A JP S604498 B2 JPS604498 B2 JP S604498B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- information
- main memory
- dma
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は二重系の電子計算機（以下、計算機という）と
二重系のダイレクト・メモリ・アクセス装置（以下、Ｄ
ＭＡという）の結合方法に関するものである。
二重系のダイレクト・メモリ・アクセス装置（以下、Ｄ
ＭＡという）の結合方法に関するものである。
最近の電力系統監視制御システムでは、その中核に二重
化された計算機が設けられ、情報伝送装置によって伝送
されて来る電力系統情報を計算機の主メモリに直接書込
むＤＭＡ装置も二重化され、これらの二重系の一方はオ
ンライン運転をし、他方はオンライン系が停止した時の
バックアップ用として待機運転をする場合が多い。
化された計算機が設けられ、情報伝送装置によって伝送
されて来る電力系統情報を計算機の主メモリに直接書込
むＤＭＡ装置も二重化され、これらの二重系の一方はオ
ンライン運転をし、他方はオンライン系が停止した時の
バックアップ用として待機運転をする場合が多い。
このシステムの代表的な構成例は第１図に示す。
情報伝送装置３ａ，・・・・・・・・・・・・３ｎから
の情報は２系列のＤＭＡ装置２ａ，２ｂに並列に転送さ
れ、ＤＭＡ装置２ａ，２ｂからの情報は２系列の計算機
ｌａ，ｌｂに並列に転送される。このように二重系計算
機と二重系ＤＭＡ装置をたすきがけに結合することによ
って計算機、ＤＭＡ装置の１系列が停止してもオンライ
ン運転に支障を来たさないシステム構成としている。第
１図の構成における従来の二重系計算機と二重系ＤＭＡ
装置のメモリの使い方および情報の流れは第２図に示す
通りである。
の情報は２系列のＤＭＡ装置２ａ，２ｂに並列に転送さ
れ、ＤＭＡ装置２ａ，２ｂからの情報は２系列の計算機
ｌａ，ｌｂに並列に転送される。このように二重系計算
機と二重系ＤＭＡ装置をたすきがけに結合することによ
って計算機、ＤＭＡ装置の１系列が停止してもオンライ
ン運転に支障を来たさないシステム構成としている。第
１図の構成における従来の二重系計算機と二重系ＤＭＡ
装置のメモリの使い方および情報の流れは第２図に示す
通りである。
即ちＡ系列のＤＭＡ装置のバッファメモリ２１ａの１情
報（：アドレス十データ）はＡ系列の計算機の主メモリ
１１ａの更新アドレスエリア１２ａとデータエリア１３
ａに書込まれると同時にＢ系列の計算機の主メモリ１１
ｂの更新アドレスエリア１２ｂとデータエリア１３ｂに
も書込まれる。また、Ｂ系列のＤＭＡ装置のバッファメ
モリ２１ｂでＡ系列と同じ１情報（＝アドレス＋データ
）はＢ系列の計算機の主メモリ１１ｂの更新アドレスエ
リア１２ｂとデータエリア１３ｂに書込まれると同時に
Ａ系列の計算機の主メモリ１１ａの更新アドレスエリア
１２ａとデータエリア１３ａにも書込まれる。従って、
１系列の計算機当り、Ａ系列のＤＭＡ装置からの情報分
とＢ系列のＤＭＡ装置からの情報分の主メモリ容量、す
なわち情報量に対し２倍の主メモリ容量を持たなければ
ならず、主メモリ容量がむだになる。最近の電力系統監
視制御システムのように、その対象規模の拡大に伴い、
情報伝送装置のチャンネル数、すなわちＤＭＡ装置のチ
ャンネル数が非常に多い場合には、ＤＭＡ装置からの情
報分が計算機の主メモリを大幅に占有することになる。
報（：アドレス十データ）はＡ系列の計算機の主メモリ
１１ａの更新アドレスエリア１２ａとデータエリア１３
ａに書込まれると同時にＢ系列の計算機の主メモリ１１
ｂの更新アドレスエリア１２ｂとデータエリア１３ｂに
も書込まれる。また、Ｂ系列のＤＭＡ装置のバッファメ
モリ２１ｂでＡ系列と同じ１情報（＝アドレス＋データ
）はＢ系列の計算機の主メモリ１１ｂの更新アドレスエ
リア１２ｂとデータエリア１３ｂに書込まれると同時に
Ａ系列の計算機の主メモリ１１ａの更新アドレスエリア
１２ａとデータエリア１３ａにも書込まれる。従って、
１系列の計算機当り、Ａ系列のＤＭＡ装置からの情報分
とＢ系列のＤＭＡ装置からの情報分の主メモリ容量、す
なわち情報量に対し２倍の主メモリ容量を持たなければ
ならず、主メモリ容量がむだになる。最近の電力系統監
視制御システムのように、その対象規模の拡大に伴い、
情報伝送装置のチャンネル数、すなわちＤＭＡ装置のチ
ャンネル数が非常に多い場合には、ＤＭＡ装置からの情
報分が計算機の主メモリを大幅に占有することになる。
こうなると、本来の監視制御業務を行うプログラムはＤ
ＭＡ装置からの情報分を除いた主メモリエリア上で走行
しなければならず、ＤＭＡ装置からの情報のため主メモ
リ容量が圧迫されてプログラムの走行に支障を来たす恐
れが出る。本発明は１系列の計算機当り、ＤＭＡ装置か
らの情報用王〆モリを二重に持つ必要を無くし、貴重な
主メモリを節約することを目的とするものである。
ＭＡ装置からの情報分を除いた主メモリエリア上で走行
しなければならず、ＤＭＡ装置からの情報のため主メモ
リ容量が圧迫されてプログラムの走行に支障を来たす恐
れが出る。本発明は１系列の計算機当り、ＤＭＡ装置か
らの情報用王〆モリを二重に持つ必要を無くし、貴重な
主メモリを節約することを目的とするものである。
本発明の構成例は、第３図に示す通りであり、情報伝送
装置３ａ，・・・・・・…・・・３ｎからの情報は、２
系列のＤＭＡ装置２ａ，２ｂに並列に転送され、ＤＭＡ
装置２ａ，２ｂからの情報は２系列の計算機ｌａ，ｌｂ
に並列に転送される。
装置３ａ，・・・・・・…・・・３ｎからの情報は、２
系列のＤＭＡ装置２ａ，２ｂに並列に転送され、ＤＭＡ
装置２ａ，２ｂからの情報は２系列の計算機ｌａ，ｌｂ
に並列に転送される。
また、切換装置５からの切替指令６により、ＤＭＡ装置
２ａ，２ｂ及び計算機ｌａ，ｌｂは、常用あるいは待機
の運転状態になっている。第３図に示す構成において、
切替装置５により、計算機ｌａを常用、計算機ｌｂを待
機に、ＤＭＡ装置２ａを常用、ＤＭＡ装置２ｂを待機に
切替えた場合、切替指令６により、計算機及びＤＭＡ装
置が常用、あるいは待機の運転状態になる。
２ａ，２ｂ及び計算機ｌａ，ｌｂは、常用あるいは待機
の運転状態になっている。第３図に示す構成において、
切替装置５により、計算機ｌａを常用、計算機ｌｂを待
機に、ＤＭＡ装置２ａを常用、ＤＭＡ装置２ｂを待機に
切替えた場合、切替指令６により、計算機及びＤＭＡ装
置が常用、あるいは待機の運転状態になる。
第３図において、常用／待機運転の切替指令６は計算機
ｌａ，ｌｂに入力され、さらにＤＭＡ装置２ａ，２ｂに
も入力される。
ｌａ，ｌｂに入力され、さらにＤＭＡ装置２ａ，２ｂに
も入力される。
これにより各装置の運転状態が決定される。この状態で
の情報の流れは、第４図に示すように、ＤＭＡ装置２ａ
のバッファメモリ２１ａの１情報（＝アドレス十データ
）は、Ａ系列の計算機の主メモリ１１ａの更新アドレス
エリア１２ａとデータエリア１３ａに書込まれると同時
に、Ｂ系列の計算機の主メモリーｌｂの更新アドレスエ
リア１２ｂとデータエリア１３ｂにも書込まれる。
の情報の流れは、第４図に示すように、ＤＭＡ装置２ａ
のバッファメモリ２１ａの１情報（＝アドレス十データ
）は、Ａ系列の計算機の主メモリ１１ａの更新アドレス
エリア１２ａとデータエリア１３ａに書込まれると同時
に、Ｂ系列の計算機の主メモリーｌｂの更新アドレスエ
リア１２ｂとデータエリア１３ｂにも書込まれる。
いま、計算機ｌａおよびＤＭＡ装置２ａが常用運転、計
算機ｌｂ、およびＤＭＡ装置２ｂが待機運転である場合
において、切替装置５より運転切替指令６が出力され、
計算機ｌａおよびＤＭＡ装置２ａが待機運転に、計算機
ｌｂおよびＤＭＡ装置２ｂが常用運転に切替わった場合
、第４図におし、て、ＤＭＡ装置２ａのバッファメモリ
２１ａの１情報（＝アドレス十データ）を計算機ｌａの
主メモリ１１ａの更新アドレスエリア１２ａへ書込むこ
とは続けるが、データエリア１３ａへ書込むことはしな
い。これと同時に情報を計算機ｌｂの主メモリーｌｂの
更新アドレスエリア１２ｂへ書込むことは続けるが、デ
ータエリア１３ｂへ書込むことはしない。また、ＤＭＡ
装置２ｂのバッファメモリ２１ｂの１情報（；アドレス
十データ）を計算機ｌｂの主メモリ１１ｂの更新アドレ
スエリア１２ｂへ書込むことは続行され、かつデータエ
リア１３ｂへ書込むことが開始される。これと同時に情
報を計算機ｌａの主メモリ１１ａの更新アドレスエリア
１２ａへ書込むことは続行され、かつデ−タェリア１３
ａへ書込むことが開始される。本発明のＤＭＡ装置制御
回路の一例を第５図に示す。
算機ｌｂ、およびＤＭＡ装置２ｂが待機運転である場合
において、切替装置５より運転切替指令６が出力され、
計算機ｌａおよびＤＭＡ装置２ａが待機運転に、計算機
ｌｂおよびＤＭＡ装置２ｂが常用運転に切替わった場合
、第４図におし、て、ＤＭＡ装置２ａのバッファメモリ
２１ａの１情報（＝アドレス十データ）を計算機ｌａの
主メモリ１１ａの更新アドレスエリア１２ａへ書込むこ
とは続けるが、データエリア１３ａへ書込むことはしな
い。これと同時に情報を計算機ｌｂの主メモリーｌｂの
更新アドレスエリア１２ｂへ書込むことは続けるが、デ
ータエリア１３ｂへ書込むことはしない。また、ＤＭＡ
装置２ｂのバッファメモリ２１ｂの１情報（；アドレス
十データ）を計算機ｌｂの主メモリ１１ｂの更新アドレ
スエリア１２ｂへ書込むことは続行され、かつデータエ
リア１３ｂへ書込むことが開始される。これと同時に情
報を計算機ｌａの主メモリ１１ａの更新アドレスエリア
１２ａへ書込むことは続行され、かつデ−タェリア１３
ａへ書込むことが開始される。本発明のＤＭＡ装置制御
回路の一例を第５図に示す。
常用／待機運転の切替指令６は常用／待機判定回路１０
１こ入力され、常用運転指令の時だけ切替情報信号７が
論理「１」となり出力される。また、データ転送を指示
する転送要求回路９の出力であるデータ転送要求信号は
データ転送要求時に論理「１」となる。論理蹟回路８で
は入力信号の論理が共に「１」の時、出力信号の論理が
「１」となり、これによりデータ用ゲート１１が開き、
デー外ま計算機の主メモリのデータエリア１３ａ（また
は１３ｂ）に書込まれる。このように論理積回路の出力
によりＤＭＡ装置から計算機へのデータ転送が制御され
る。以上、説明した如く本発明によれば、計算機の主メ
モリを大幅に節約でき、計算機もデータエリアを参照す
る時に、どちらのデータを使用するのか判別する必要も
ないため負担を軽減でき、システムとしてメモリ使用効
果が向上する。
１こ入力され、常用運転指令の時だけ切替情報信号７が
論理「１」となり出力される。また、データ転送を指示
する転送要求回路９の出力であるデータ転送要求信号は
データ転送要求時に論理「１」となる。論理蹟回路８で
は入力信号の論理が共に「１」の時、出力信号の論理が
「１」となり、これによりデータ用ゲート１１が開き、
デー外ま計算機の主メモリのデータエリア１３ａ（また
は１３ｂ）に書込まれる。このように論理積回路の出力
によりＤＭＡ装置から計算機へのデータ転送が制御され
る。以上、説明した如く本発明によれば、計算機の主メ
モリを大幅に節約でき、計算機もデータエリアを参照す
る時に、どちらのデータを使用するのか判別する必要も
ないため負担を軽減でき、システムとしてメモリ使用効
果が向上する。
第１図は監視制御システムの構成説明図、第２図は従来
の情報の流れの説明図、第３図は本発明の一実施例を示
す監視制御システムの構成図、第４図は本発明の情報の
流れの説明図、第５図は本発明の制御回路の一例を示す
説明図である。 ｌａ，ｌｂ・・・・・・計算機、２ａ，２ｂ・・・・・
・ＤＭＡ装置、３ａ，３ｎ・・・…情報伝送装置、４・
・・・・・転送信号、５・・・・・・切替装置、６・・
・・・・切替指令、７・・・・・・切替情報信号、８・
・・・・・論理積回路、９・…・・転送要求回路、１０
・・・・・・常用／待機判定回路、１１・・・・・・デ
ータ用ゲート、１１ａ，１１ｂ……主メモリ、１２ａ，
１２ｂ……更新アドレスエリア、１３ａ，１３ｂ……デ
ータエリア、２１ａ，２１ｂ…・・・バッファメモリ、
４１・・…・アドレス書込み、４２，４３……データ書
込み、５１……チャンネル、５１ａ・・・・・・Ａ系列
用チャンネル、５１ｂ・・・・・・Ｂ系列用チャンネル
、５２・・・・・・ワード、５３・・・・・・アドレス
、５４・・・・・・データ、５５・・・・・・常用、６
６…・・・待機。第１図 第２図 第３図 第４図 第５図
の情報の流れの説明図、第３図は本発明の一実施例を示
す監視制御システムの構成図、第４図は本発明の情報の
流れの説明図、第５図は本発明の制御回路の一例を示す
説明図である。 ｌａ，ｌｂ・・・・・・計算機、２ａ，２ｂ・・・・・
・ＤＭＡ装置、３ａ，３ｎ・・・…情報伝送装置、４・
・・・・・転送信号、５・・・・・・切替装置、６・・
・・・・切替指令、７・・・・・・切替情報信号、８・
・・・・・論理積回路、９・…・・転送要求回路、１０
・・・・・・常用／待機判定回路、１１・・・・・・デ
ータ用ゲート、１１ａ，１１ｂ……主メモリ、１２ａ，
１２ｂ……更新アドレスエリア、１３ａ，１３ｂ……デ
ータエリア、２１ａ，２１ｂ…・・・バッファメモリ、
４１・・…・アドレス書込み、４２，４３……データ書
込み、５１……チャンネル、５１ａ・・・・・・Ａ系列
用チャンネル、５１ｂ・・・・・・Ｂ系列用チャンネル
、５２・・・・・・ワード、５３・・・・・・アドレス
、５４・・・・・・データ、５５・・・・・・常用、６
６…・・・待機。第１図 第２図 第３図 第４図 第５図
Claims (1)
- １ ２重系の電子計算機と２重系のダイレクト・メモリ
・アクセス装置を直列の他、互いにたすきがけにも結合
し、２重系で運用するシステムにおいて、待機系のダイ
レクト・メモリ・アクセス装置からは電子計算機へ全情
報を転送せず、特定情報のみを送り、電子計算機ではこ
の特定情報のみを監視することにより、電子計算機の主
メモリを節約することを特徴とした電子計算機とダイレ
クト・メモリ・アクセス装置の結合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54169210A JPS604498B2 (ja) | 1979-12-27 | 1979-12-27 | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54169210A JPS604498B2 (ja) | 1979-12-27 | 1979-12-27 | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5692619A JPS5692619A (en) | 1981-07-27 |
| JPS604498B2 true JPS604498B2 (ja) | 1985-02-04 |
Family
ID=15882236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54169210A Expired JPS604498B2 (ja) | 1979-12-27 | 1979-12-27 | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604498B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513995U (ja) * | 1991-06-21 | 1993-02-23 | 石川島播磨重工業株式会社 | コンクリート製容器の内貼り構造 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251443A (ja) * | 1984-05-28 | 1985-12-12 | Toshiba Corp | プログラマブルコントロ−ラのバツクアツプ装置 |
-
1979
- 1979-12-27 JP JP54169210A patent/JPS604498B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513995U (ja) * | 1991-06-21 | 1993-02-23 | 石川島播磨重工業株式会社 | コンクリート製容器の内貼り構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5692619A (en) | 1981-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| US4163280A (en) | Address management system | |
| US6477607B1 (en) | Duplexing structure of switching system processor and method thereof | |
| JP2766216B2 (ja) | 情報処理装置 | |
| JPS604498B2 (ja) | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 | |
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JPS638500B2 (ja) | ||
| JP2001125753A (ja) | ディスクアレイ装置 | |
| JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| JPS6120167A (ja) | デ−タ記憶装置 | |
| JPH04311238A (ja) | 入出力インターフェース装置 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPH0441395Y2 (ja) | ||
| JPS6120151A (ja) | メモリ装置 | |
| JP2001142730A (ja) | Ｃｐｕアクセス空間の制御方式 | |
| JPS5990150A (ja) | 入出力装置の二重化方法 | |
| JPS60246465A (ja) | Ｄｍａ制御方式 | |
| JPH08137738A (ja) | Ｃｐｕ調停回路 | |
| JPS61170859A (ja) | 計算機結合方式 | |
| JPS61206045A (ja) | 情報処理システム | |
| JPH047771A (ja) | 複合系システム | |
| JPS5836453U (ja) | マルチ計算機システムにおけるプログラム動作メモリの有効活用機構 | |
| JPS60169952A (ja) | デ−タ処理装置 | |
| JPS62229350A (ja) | 指令伝達制御方式 |