JPS5836453U - マルチ計算機システムにおけるプログラム動作メモリの有効活用機構 - Google Patents
マルチ計算機システムにおけるプログラム動作メモリの有効活用機構Info
- Publication number
- JPS5836453U JPS5836453U JP13096881U JP13096881U JPS5836453U JP S5836453 U JPS5836453 U JP S5836453U JP 13096881 U JP13096881 U JP 13096881U JP 13096881 U JP13096881 U JP 13096881U JP S5836453 U JPS5836453 U JP S5836453U
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- program operation
- memory
- operation memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案のマルチ計算機システムの構成図、第2
図は第1図内のメモリ切換制御装置の構造を示した図で
ある。 1・・・・:・バス、2・・・・・・共通データ記憶メ
モリ、3・・・・・・入出力機器制御部、4・・・・・
・タスク管理制御部、5・・・・・・補助記憶装置、6
・・・・・・メモリ切換制御装置、cpu、〜CPLJ
n・・・・・・中央処理装置、PM1〜PMm・・・・
・・プログラム動作メモリ、SW1〜SWm・・・・・
・切換スイッチ(補助記憶装置用)、Sl、〜S’mn
・・・・・・切換スイッチ(中央処理装置用)。
図は第1図内のメモリ切換制御装置の構造を示した図で
ある。 1・・・・:・バス、2・・・・・・共通データ記憶メ
モリ、3・・・・・・入出力機器制御部、4・・・・・
・タスク管理制御部、5・・・・・・補助記憶装置、6
・・・・・・メモリ切換制御装置、cpu、〜CPLJ
n・・・・・・中央処理装置、PM1〜PMm・・・・
・・プログラム動作メモリ、SW1〜SWm・・・・・
・切換スイッチ(補助記憶装置用)、Sl、〜S’mn
・・・・・・切換スイッチ(中央処理装置用)。
Claims (1)
- 共通バスとメモリ切換制御装置に接続される2本のバス
を持った少なくとも1つの中央処理装置と、前記共通バ
スに接続され前記中央処理装置が読出し書込みを行なう
為の共通データを格納する共通データ記憶メモリと、前
記共通バスに接続され入出力機器を制御する入出力機器
制御部と、前記共通バス及び前記メモリ切換制御装置に
接続されタスクからの各種信号を入出力するタスク管理
制御部と、このタスク管理制御部の指令により前記メモ
リ切換制御装置を介し前記中央処理装置と接続切離され
る少なくとも1つのプログラム動作メモリと、′補助記
憶装置とからなるマルチ計算機システムにおいて、前記
プログラム動作メモリを前記中央処理装置にて有効活用
し計算機のスループットタイムを短縮させる事を特徴と
したマルチ計算機システムにおけるプログラム動作メモ
リの有効活用機構。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13096881U JPS5836453U (ja) | 1981-09-04 | 1981-09-04 | マルチ計算機システムにおけるプログラム動作メモリの有効活用機構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13096881U JPS5836453U (ja) | 1981-09-04 | 1981-09-04 | マルチ計算機システムにおけるプログラム動作メモリの有効活用機構 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5836453U true JPS5836453U (ja) | 1983-03-09 |
Family
ID=29924570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13096881U Pending JPS5836453U (ja) | 1981-09-04 | 1981-09-04 | マルチ計算機システムにおけるプログラム動作メモリの有効活用機構 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5836453U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04470U (ja) * | 1990-04-18 | 1992-01-06 |
-
1981
- 1981-09-04 JP JP13096881U patent/JPS5836453U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04470U (ja) * | 1990-04-18 | 1992-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2886856B2 (ja) | 二重化バス接続方式 | |
JPH01124031A (ja) | マイクロ・コンピュータ | |
JPS5836453U (ja) | マルチ計算機システムにおけるプログラム動作メモリの有効活用機構 | |
JPS6331806B2 (ja) | ||
JPS6239792B2 (ja) | ||
JPS6020779B2 (ja) | 複合形電子計算機システム | |
KR830001847B1 (ko) | 복수의 마이크로세서를 제어하는 시스템 | |
JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
JPS5786968A (en) | Doubled computer system | |
KR950010449B1 (ko) | 밀결합 다중 프로세서 시스템의 입출력 처리시스템 | |
JPH0254362A (ja) | 並列処理コンピュータ | |
JPH0833838B2 (ja) | コンピユ−タシステム | |
JPS62127962A (ja) | マイクロコンピユ−タ | |
JPS6243408Y2 (ja) | ||
JPS60642U (ja) | 入出力制御装置 | |
JPS6411984B2 (ja) | ||
JPS5849903B2 (ja) | 計算機並列接続システム | |
JPS604498B2 (ja) | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 | |
JPS5866439U (ja) | マルチシステムにおける入出力装置の出力一括管理装置 | |
JPS60129872A (ja) | デ−タの分散処理装置 | |
JPS59118049U (ja) | 制御装置 | |
JPS61251943A (ja) | デ−タ処理装置 | |
JPS59147236U (ja) | インタ−フエイス制御装置 | |
JPH0546530A (ja) | コンピユーター制御回路 | |
JPS618354U (ja) | ダイレクトメモリアクセス装置 |