JPS62127962A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS62127962A JPS62127962A JP60268701A JP26870185A JPS62127962A JP S62127962 A JPS62127962 A JP S62127962A JP 60268701 A JP60268701 A JP 60268701A JP 26870185 A JP26870185 A JP 26870185A JP S62127962 A JPS62127962 A JP S62127962A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- microcomputer
- data
- external
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＰＵ以外の機能ユニット？内蔵するマイク
ロコンピュータに関し、特にその内蔵する機能ユニット
のアクセス方法に関する。
ロコンピュータに関し、特にその内蔵する機能ユニット
のアクセス方法に関する。
従来のＣＰＵ以外の機能ユニット全内蔵するマイクロコ
ンピュータは、そのマイクロコンピュータ以外がバス・
マスタとなった場合にそのバス・マスタがマイクロコン
ピュータの内蔵する機能ユニット金アクセスすることが
できなかった。
ンピュータは、そのマイクロコンピュータ以外がバス・
マスタとなった場合にそのバス・マスタがマイクロコン
ピュータの内蔵する機能ユニット金アクセスすることが
できなかった。
上述した従来のマイクロコンピュータは、その内蔵する
ＣＰＵ以外の機能ユニットヲそのマイクロコンピュータ
以外からアクセスできなくなってイルので、マイクロコ
ンピュータ以外のものがバス・マスタとなっ之場合にマ
イクロコンピュータの内蔵するＣＰＵ以外の機能をその
バスマスタが１史用できないという欠点がめる。
ＣＰＵ以外の機能ユニットヲそのマイクロコンピュータ
以外からアクセスできなくなってイルので、マイクロコ
ンピュータ以外のものがバス・マスタとなっ之場合にマ
イクロコンピュータの内蔵するＣＰＵ以外の機能をその
バスマスタが１史用できないという欠点がめる。
ｔ＊、−ｒイクロコ／ピユータ以外のバスマスタからは
内蔵する機能ユニットはアクセスできなくなっているの
で、内蔵する機能ユニットと外部の素子との間でデータ
転送を行う場合、マイクロコンピュータのＣＰＵに工っ
てデータ転送を行なわなければならず、高速にデータ転
送全行なえないという欠点がある。
内蔵する機能ユニットはアクセスできなくなっているの
で、内蔵する機能ユニットと外部の素子との間でデータ
転送を行う場合、マイクロコンピュータのＣＰＵに工っ
てデータ転送を行なわなければならず、高速にデータ転
送全行なえないという欠点がある。
本発明のマイクロコンピュータは、アドレスでアクセス
可能ｆｉｃＰＵ以外の機能ユニットと、他のバス・マス
タヘバス全開放する機能と、双方同性のアドレス・バス
と双方同性のデータ・バスと双方同性のバス制御ライン
を有している。
可能ｆｉｃＰＵ以外の機能ユニットと、他のバス・マス
タヘバス全開放する機能と、双方同性のアドレス・バス
と双方同性のデータ・バスと双方同性のバス制御ライン
を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のマイクロコンピュータのブ
ロック図である。ＣＰＵ１は通常内部アドレスバス２に
アドレス全出力し、内部バス制御ライン３と内部データ
・バス４を利用してデータの転送１ｃＰＵ以外の機能ユ
ニット５と行い％またデータ転送の対象がマイクロコン
ピュータの外部でｈｎは、バス制御回路６が内部のバス
と外部のバス全接続し、外部アドレスバス７にアドレス
を出力し、外部バス制御ライン８と外部データ・バス９
を利用してデータの転送を行う。マイクロコンピュータ
以外のバスマスタがマイクロコンピュータの内蔵するＣ
ＰＵ以外の機能ユニット全アクセスする場合には、バス
要求信号１０Ｔｈ出力し、ＣＰＵ １にバス全１史用し
たいこと金知らせる。ＣＰＵ１は、バス要求信号１０が
入力さｎて、マイクロコンピュータ以外のバス・マスタ
にバス全開放した時にバス要求応答信号１１を出力し、
バス制御回路６と外部のバスマスタにそのことを知らせ
る。
ロック図である。ＣＰＵ１は通常内部アドレスバス２に
アドレス全出力し、内部バス制御ライン３と内部データ
・バス４を利用してデータの転送１ｃＰＵ以外の機能ユ
ニット５と行い％またデータ転送の対象がマイクロコン
ピュータの外部でｈｎは、バス制御回路６が内部のバス
と外部のバス全接続し、外部アドレスバス７にアドレス
を出力し、外部バス制御ライン８と外部データ・バス９
を利用してデータの転送を行う。マイクロコンピュータ
以外のバスマスタがマイクロコンピュータの内蔵するＣ
ＰＵ以外の機能ユニット全アクセスする場合には、バス
要求信号１０Ｔｈ出力し、ＣＰＵ １にバス全１史用し
たいこと金知らせる。ＣＰＵ１は、バス要求信号１０が
入力さｎて、マイクロコンピュータ以外のバス・マスタ
にバス全開放した時にバス要求応答信号１１を出力し、
バス制御回路６と外部のバスマスタにそのことを知らせ
る。
マイクロコンピュータ以外のバスマスタは外部アドレス
バス７にアドレスを出力し、外部バス制御ライン８と外
部データバス９を利用して、マイクロコンピュータ外部
の素子とデータ転送＋行い、マイクロコンピュータの内
蔵するＣＰＵ以外の機能ユニット５へはバス制御回路６
を経由して、内部アドレスバス２ヘアドレスが出力さｎ
、内部バス制御ライ／３と内部データバス４を使用して
データの転送を行う。
バス７にアドレスを出力し、外部バス制御ライン８と外
部データバス９を利用して、マイクロコンピュータ外部
の素子とデータ転送＋行い、マイクロコンピュータの内
蔵するＣＰＵ以外の機能ユニット５へはバス制御回路６
を経由して、内部アドレスバス２ヘアドレスが出力さｎ
、内部バス制御ライ／３と内部データバス４を使用して
データの転送を行う。
以上説明したように本発明は、マイクロコンピュータの
内蔵するＣＰＵ以外の機能ユニットヲマイクロコンピュ
ータの外部にあるバスマスタによってアクセス可能とす
ることにより、マイクロコンピュータの内蔵するＣＰＵ
以外の機能ユニット全有効に利用することができ、また
、システムの拡張性が増し、システムの構成に柔軟性を
持たせることができる。また、マイクロコンピュータの
内蔵する機能ユニットと外部の素子との間のデータ転送
がマイクロコンピュータのＣＰＵが介在スることなしに
データ転送が行なえるので高速に行なえるという効果が
ある。
内蔵するＣＰＵ以外の機能ユニットヲマイクロコンピュ
ータの外部にあるバスマスタによってアクセス可能とす
ることにより、マイクロコンピュータの内蔵するＣＰＵ
以外の機能ユニット全有効に利用することができ、また
、システムの拡張性が増し、システムの構成に柔軟性を
持たせることができる。また、マイクロコンピュータの
内蔵する機能ユニットと外部の素子との間のデータ転送
がマイクロコンピュータのＣＰＵが介在スることなしに
データ転送が行なえるので高速に行なえるという効果が
ある。
第１図は本発明の一実施例のマイクロコンピュータのブ
ロック図である。 １・・・・・ＣＰＵ、２・・・・・・内部アドレスバス
、３・・・・・・内部バス制御ライン、４・・・・・内
部データバス、５・・・・・・ＣＰＵ以外の機能ユニッ
ト、６・・・・・・バス制御回路、７・・・・・・外部
アドレスバス、８・・・、・・外部バス制御ライン、９
・・・・・・外部データ・バス、１０・・・・・・バス
要求信号、１１・・・・・・バス要求応答信号。
ロック図である。 １・・・・・ＣＰＵ、２・・・・・・内部アドレスバス
、３・・・・・・内部バス制御ライン、４・・・・・内
部データバス、５・・・・・・ＣＰＵ以外の機能ユニッ
ト、６・・・・・・バス制御回路、７・・・・・・外部
アドレスバス、８・・・、・・外部バス制御ライン、９
・・・・・・外部データ・バス、１０・・・・・・バス
要求信号、１１・・・・・・バス要求応答信号。
Claims (1)
- ＣＰＵ以外の機能ユニットを内蔵したマイクロコンピュ
ータにおいて、そのマイクロコンピュータ以外がバス・
マスタとなった時にそのバス・マスタがマイクロコンピ
ュータの内蔵するＣＰＵ以外の機能ユニットをアクセス
することが可能となることを特徴とするマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268701A JPS62127962A (ja) | 1985-11-28 | 1985-11-28 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268701A JPS62127962A (ja) | 1985-11-28 | 1985-11-28 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62127962A true JPS62127962A (ja) | 1987-06-10 |
Family
ID=17462173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60268701A Pending JPS62127962A (ja) | 1985-11-28 | 1985-11-28 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62127962A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01116860A (ja) * | 1987-10-30 | 1989-05-09 | Yokogawa Hewlett Packard Ltd | マイクロプロセッサ |
| JPH0533316A (ja) * | 1991-07-25 | 1993-02-09 | Sanyoo Kk | 車止めブロツク及びその設置工法 |
-
1985
- 1985-11-28 JP JP60268701A patent/JPS62127962A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01116860A (ja) * | 1987-10-30 | 1989-05-09 | Yokogawa Hewlett Packard Ltd | マイクロプロセッサ |
| JPH0533316A (ja) * | 1991-07-25 | 1993-02-09 | Sanyoo Kk | 車止めブロツク及びその設置工法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5837585B2 (ja) | ケイサンキソウチ | |
| EP0834816A3 (en) | Microprocessor architecture capable of supporting multiple heterogenous processors | |
| JPS581451B2 (ja) | デ−タ転送方式 | |
| JPS62127962A (ja) | マイクロコンピユ−タ | |
| JPH03656B2 (ja) | ||
| JP2565916B2 (ja) | メモリアクセス制御装置 | |
| JP2612715B2 (ja) | アドレスバス制御装置 | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPS6160162A (ja) | バス調停方式 | |
| JPS62224855A (ja) | デ−タ処理装置 | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPS61206066A (ja) | メモリアドレス設定方式 | |
| JPH0462653A (ja) | 電子計算機及び拡張デバイスモジュール | |
| JPH05120221A (ja) | パーソナルコンピユータのバス・システム | |
| JPH0215095B2 (ja) | ||
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS62186344A (ja) | アドレス・マツプド・レジスタ | |
| JPS5911425A (ja) | マイコン応用システムにおけるバス・コントロ−ル回路 | |
| JPH0232450A (ja) | キャッシュメモリ制御方式 | |
| JPS62224849A (ja) | デ−タ処理システム | |
| JPS62262170A (ja) | デ−タ転送方式 | |
| JPH036762A (ja) | イメージメモリのダイレクトアクセス方法 | |
| JPS6334653A (ja) | 情報処理装置のメモリアクセス方式 | |
| JPH04338859A (ja) | コンピュータ装置 | |
| JPH04120648A (ja) | 共通バス接続装置 |