JPS59147236U - インタ−フエイス制御装置 - Google Patents

インタ−フエイス制御装置

Info

Publication number
JPS59147236U
JPS59147236U JP2116584U JP2116584U JPS59147236U JP S59147236 U JPS59147236 U JP S59147236U JP 2116584 U JP2116584 U JP 2116584U JP 2116584 U JP2116584 U JP 2116584U JP S59147236 U JPS59147236 U JP S59147236U
Authority
JP
Japan
Prior art keywords
unit
process input
output unit
interface
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2116584U
Other languages
English (en)
Other versions
JPS6324508Y2 (ja
Inventor
竹添　文彦
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2116584U priority Critical patent/JPS59147236U/ja
Publication of JPS59147236U publication Critical patent/JPS59147236U/ja
Application granted granted Critical
Publication of JPS6324508Y2 publication Critical patent/JPS6324508Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来のインターフェイス制御装置のブロック図
、第２図は本考案の実施例のブロック図、第３図は計算
機バスインターフェイス部のブロック図、第４図はデバ
イスバスインターフェイス部のブロック図、第５図は従
来の他のインターフェイス制御装置の動作説明図である
。 ＣＰＵは中央処理装置、ＩＮＴはインク−フェイス制御
装置、ｌＮＴ１は計算機バスインターフェイス部、ＩＮ
Ｔ２はデバイスバスインターフェイス部、ＭＥＭはメモ
リ、Ｄ１〜ＤＮはプロセス入出カニニット、ＬＯＧＣＩ
は組合せ論理回路、ＬＯＧＣ２はＲＯＭシーケンサであ
る。 第２図 第５図

Claims (1)

    【実用新案登録請求の範囲】
  1. 中央処理装置とプロセス入出カニニットを接続するイン
    ターフェイス制御装置に於いて、計算機バスインターフ
    ェイス部と、デバイスインターフ−エイス部ト、該デバ
    イスバスインターフェイス部を介して前記プロセス入出
    カニニットから送出される入力データ及び前記計算機バ
    スインターフェイス部を介して前記中央処理装置から送
    出される出力データを記憶するメモリとを備え、前記中
    央処理装置から前記プロセス入出カニニットへのデータ
    転送は前記中央処理装置から前記計算機バスインターフ
    ェイス部を介して前記メモリに書込まれた出力データを
    前記デバイスバスインターフェイス部を介して前記プロ
    セス入出カニニットを書出すことにより行ない、前記プ
    ロセス入出カニニットから前記中央処理装置へのデータ
    転送は前記デバイスインターフェイス部を介して前記プ
    ロセス入出カニニットから前記メモリに書込まれた入力
    データを前記中央処理装置が前記計算機バスインターフ
    ェイス部を介して読取ることにより行なう構成とし、且
    つ前記両インターフェイス部はＰＬＡ又はＲＯＭシーケ
    ンサ等のソフトロジック構成を有していることを特徴と
    するインターフェイス制御装置。
JP2116584U 1984-02-16 1984-02-16 インタ−フエイス制御装置 Granted JPS59147236U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2116584U JPS59147236U (ja) 1984-02-16 1984-02-16 インタ−フエイス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2116584U JPS59147236U (ja) 1984-02-16 1984-02-16 インタ−フエイス制御装置

Publications (2)

Publication Number Publication Date
JPS59147236U true JPS59147236U (ja) 1984-10-02
JPS6324508Y2 JPS6324508Y2 (ja) 1988-07-05

Family

ID=30152299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2116584U Granted JPS59147236U (ja) 1984-02-16 1984-02-16 インタ−フエイス制御装置

Country Status (1)

Country Link
JP (1) JPS59147236U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184557A (ja) * 1986-02-10 1987-08-12 Nippon Telegr & Teleph Corp <Ntt> マイクロプロセツサ・バス・インタフエ−ス回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184557A (ja) * 1986-02-10 1987-08-12 Nippon Telegr & Teleph Corp <Ntt> マイクロプロセツサ・バス・インタフエ−ス回路

Also Published As

Publication number Publication date
JPS6324508Y2 (ja) 1988-07-05

Similar Documents

Publication Publication Date Title
JPS59147236U (ja) インタ−フエイス制御装置
JPS5851333U (ja) プログラム処理装置
JPS5992929U (ja) Ｄｍａ装置のメモリ監視装置
JPS6124900U (ja) 選択回路
JPS58174733U (ja) プロセス入出力制御方式
JPS6142649U (ja) デ−タ転送装置
JPS6039163U (ja) 外部入出力装置
JPS5920351U (ja) マイクロコンピユ−タにおける加算回路
JPS59138928U (ja) プロセス出力回路
JPS6020099U (ja) Ｐ−ｒｏｍ書込器
JPS6065843U (ja) メモリアドレス拡張回路
JPS6034652U (ja) 情報転送装置
JPS6339754U (ja)
JPS59122626U (ja) 読取制御装置
JPS60107896U (ja) 表示メモリ制御回路
JPS6214541U (ja)
JPS5815245U (ja) メモリ・アクセス装置
JPS59100306U (ja) シ−ケンス制御演算装置
JPS6133147U (ja) マイクロプログラム制御装置
JPH022751U (ja)
JPS60164258U (ja) デ−タ転送制御装置
JPS58138146U (ja) シリアルデ−タ入力装置
JPS5897661U (ja) メモリ制御装置
JPS6214536U (ja)
JPS6057855U (ja) デュアルｃｐｕ方式情報処理装置