JPS58138146U - シリアルデ−タ入力装置 - Google Patents
シリアルデ−タ入力装置Info
- Publication number
- JPS58138146U JPS58138146U JP3564482U JP3564482U JPS58138146U JP S58138146 U JPS58138146 U JP S58138146U JP 3564482 U JP3564482 U JP 3564482U JP 3564482 U JP3564482 U JP 3564482U JP S58138146 U JPS58138146 U JP S58138146U
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- pair
- random access
- data input
- access memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来方式のシリアルデータ入力装置の構成を示
すブロック図、第2図は本考案によって構成したシリア
ルデータ入力装置の実施例を示すブロック図、第3図は
第2図に示したシリアルデータ入力装置の入出力データ
のタイミング関係の一例を示す図である。 1・・・シフトレジスタ、2・・・ランチ用レジスタ、
3・・・トライステートバッファ、10.11・・・ラ
ンダムアクセスメモリ、4,12.13・・・メモリ制
御器、14・・・シリアル/パラレル変換器、15゜1
6・・・ORゲート、5,6,7,8. 17. 18
゜21.22,23.24・・・信号線、9・・・出力
バス、19.20・・・アドレス信号バス。
すブロック図、第2図は本考案によって構成したシリア
ルデータ入力装置の実施例を示すブロック図、第3図は
第2図に示したシリアルデータ入力装置の入出力データ
のタイミング関係の一例を示す図である。 1・・・シフトレジスタ、2・・・ランチ用レジスタ、
3・・・トライステートバッファ、10.11・・・ラ
ンダムアクセスメモリ、4,12.13・・・メモリ制
御器、14・・・シリアル/パラレル変換器、15゜1
6・・・ORゲート、5,6,7,8. 17. 18
゜21.22,23.24・・・信号線、9・・・出力
バス、19.20・・・アドレス信号バス。
Claims (1)
- シリアルデータ入力信号線に接続され、シリアルデータ
を入力するための一対のランダムアクセスメモリと、前
記一対のランダムアクセスメモリのそれぞれに対応し、
これらのアドレシングを制御すると共にリード/ライト
モードを制御するた、めの一対のメモリ制御器と、前記
一対のランダムアクセスメモリのそれぞれから送出され
たシリアルデータを前記シリアルデータと等価なパラレ
ルデータに変換するためのシリアル/パラレル変換器と
を具備し、前記一対のランダムアクセスメモリの一方が
リードモードの時には他方をライトモードにセツ、トシ
、これによって連続して前記シリアルデータからこれと
等価な前記パラレルデータを得るように構成したことを
特徴とするシリアルデータ入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3564482U JPS58138146U (ja) | 1982-03-12 | 1982-03-12 | シリアルデ−タ入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3564482U JPS58138146U (ja) | 1982-03-12 | 1982-03-12 | シリアルデ−タ入力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58138146U true JPS58138146U (ja) | 1983-09-17 |
Family
ID=30047106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3564482U Pending JPS58138146U (ja) | 1982-03-12 | 1982-03-12 | シリアルデ−タ入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58138146U (ja) |
-
1982
- 1982-03-12 JP JP3564482U patent/JPS58138146U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58138146U (ja) | シリアルデ−タ入力装置 | |
JPS6214536U (ja) | ||
JPS59122626U (ja) | 読取制御装置 | |
JPS60166055U (ja) | 車載電子機器制御用cpu間のデ−タ転送用記憶装置 | |
JPS5897661U (ja) | メモリ制御装置 | |
JPS60140145U (ja) | 複数の入出口を持つた画像メモリ装置 | |
JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
JPS6125653U (ja) | 画情報処理装置 | |
JPS6025048U (ja) | フレキシブルデイスクドライブ用デ−タ入出力装置 | |
JPS59147236U (ja) | インタ−フエイス制御装置 | |
JPS6020651U (ja) | 画像表示制御装置 | |
JPS6087050U (ja) | デ−タ転送制御装置 | |
JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
JPS6057850U (ja) | インタフエ−ス制御装置 | |
JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
JPS6457537U (ja) | ||
JPS5992929U (ja) | Dma装置のメモリ監視装置 | |
JPS59100306U (ja) | シ−ケンス制御演算装置 | |
JPS614233U (ja) | 画像メモリ・アクセス装置 | |
JPS60164258U (ja) | デ−タ転送制御装置 | |
JPS60642U (ja) | 入出力制御装置 | |
JPS62137492U (ja) | ||
JPS59177240U (ja) | 出力回路 | |
JPS5851352U (ja) | アナログ入力コントロ−ラ | |
JPS6065843U (ja) | メモリアドレス拡張回路 |