JPS60140145U - 複数の入出口を持つた画像メモリ装置 - Google Patents
複数の入出口を持つた画像メモリ装置Info
- Publication number
- JPS60140145U JPS60140145U JP2779184U JP2779184U JPS60140145U JP S60140145 U JPS60140145 U JP S60140145U JP 2779184 U JP2779184 U JP 2779184U JP 2779184 U JP2779184 U JP 2779184U JP S60140145 U JPS60140145 U JP S60140145U
- Authority
- JP
- Japan
- Prior art keywords
- port
- conversion circuit
- serial
- data
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来例のブロック図、第２図は本考案の一実施
例を示したブロック図、第３図は本考案による各忙トの
時分割タイミング舎チャートで ゛ある。 １２は画像メモリ、１４はコモンバス、１６はポートア
ダプタ、１８は遅延回路、２０は演算回路、２４はポー
トコントローラである。
例を示したブロック図、第３図は本考案による各忙トの
時分割タイミング舎チャートで ゛ある。 １２は画像メモリ、１４はコモンバス、１６はポートア
ダプタ、１８は遅延回路、２０は演算回路、２４はポー
トコントローラである。
Claims (1)
- 複数め画像メモリと、それらの入出力データのコモンバ
スと、パラレル・シリアル変換回路とシリアル・パラレ
ル変換回路との組合わせにより１ポートを構成し、複数
のポートを有するポートアダプタと、複数の演算回路と
、ポート・演算回路間の遁延回路とからなり、１回のリ
ードサイクルで１つのメモリから複数の画素データを読
み出−しζパラレル・シリアル変換回路を介して一画素
単位のデータがポートより出力してタイミングよく演算
回路へ転送され、または演算後にポートへ一画素単位で
タイミングよく入力されたデータを、 シリアテレ
パラレル変換回路により複数！素分まとめて、１回のラ
イトサイクルで任意のメモリへ書き込まれるようにして
、各メモリ６人出力レータが時分割の動作サイクルでコ
モンバスを使用することを特徴とする、画像メモリ装置
。 ゛
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2779184U JPS60140145U (ja) | 1984-02-27 | 1984-02-27 | 複数の入出口を持つた画像メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2779184U JPS60140145U (ja) | 1984-02-27 | 1984-02-27 | 複数の入出口を持つた画像メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60140145U true JPS60140145U (ja) | 1985-09-17 |
Family
ID=30525068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2779184U Pending JPS60140145U (ja) | 1984-02-27 | 1984-02-27 | 複数の入出口を持つた画像メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140145U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394835A (en) * | 1977-01-31 | 1978-08-19 | Mitsubishi Electric Corp | Memory unit |
| JPS58149555A (ja) * | 1982-02-27 | 1983-09-05 | Fujitsu Ltd | 並列処理装置 |
-
1984
- 1984-02-27 JP JP2779184U patent/JPS60140145U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394835A (en) * | 1977-01-31 | 1978-08-19 | Mitsubishi Electric Corp | Memory unit |
| JPS58149555A (ja) * | 1982-02-27 | 1983-09-05 | Fujitsu Ltd | 並列処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60140145U (ja) | 複数の入出口を持つた画像メモリ装置 | |
| JPH03204753A (ja) | Ｄｍａ制御装置 | |
| JPS58138146U (ja) | シリアルデ−タ入力装置 | |
| JPS5958869U (ja) | 画像デ−タ処理装置 | |
| JPS60107896U (ja) | 表示メモリ制御回路 | |
| JPS5851352U (ja) | アナログ入力コントロ−ラ | |
| JPS6020651U (ja) | 画像表示制御装置 | |
| JPS6034651U (ja) | Ｄｍａ制御装置 | |
| JPS60166055U (ja) | 車載電子機器制御用ｃｐｕ間のデ−タ転送用記憶装置 | |
| JPS6454102U (ja) | ||
| JPS59147236U (ja) | インタ−フエイス制御装置 | |
| JPS6327941U (ja) | ||
| JPS61267793A (ja) | メモリ・アクセス方式 | |
| JPS60642U (ja) | 入出力制御装置 | |
| JPS5897661U (ja) | メモリ制御装置 | |
| JPS6353588A (ja) | 表示装置 | |
| JPS6253493U (ja) | ||
| JPS6088385U (ja) | 表示装置 | |
| JPS617175U (ja) | 画像表示装置 | |
| JPS5996621U (ja) | リモ−ト入出力部の接続チエツク装置 | |
| JPS63121889A (ja) | ビツトマツプ式表示装置 | |
| JPS58171556U (ja) | パネル制御装置 | |
| JPS62108341A (ja) | メモリデ−タ転送方式 | |
| JPS5828600U (ja) | パルスモ−タ−の分配回路 | |
| JPS6095653U (ja) | デ−タバス制御装置 |