JPS6327941U - - Google Patents
Info
- Publication number
- JPS6327941U JPS6327941U JP11920786U JP11920786U JPS6327941U JP S6327941 U JPS6327941 U JP S6327941U JP 11920786 U JP11920786 U JP 11920786U JP 11920786 U JP11920786 U JP 11920786U JP S6327941 U JPS6327941 U JP S6327941U
- Authority
- JP
- Japan
- Prior art keywords
- different data
- data bit
- pixel
- bit configurations
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Digital Computer Display Output (AREA)
Description
第１図は本考案の一実施例を示すブロツク図、
第２図はＬＳＩデータバスとメモリブロツクの関
係を説明する図、第３図はデータマルチプレクサ
の説明図、第４図は本実施例の動作を示すフロー
チヤート、第５図、第６図は２種類のデータビツ
ト構成を示す図である。 １：ビデオメモリ、２：アドレス・マルチプレ
クサ、３：データ・マルチプレクサ、４：読出し
データ変換回路、５：タイミング・コントローラ
、６：パラレル→シリアル変換回路。
第２図はＬＳＩデータバスとメモリブロツクの関
係を説明する図、第３図はデータマルチプレクサ
の説明図、第４図は本実施例の動作を示すフロー
チヤート、第５図、第６図は２種類のデータビツ
ト構成を示す図である。 １：ビデオメモリ、２：アドレス・マルチプレ
クサ、３：データ・マルチプレクサ、４：読出し
データ変換回路、５：タイミング・コントローラ
、６：パラレル→シリアル変換回路。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 異なるデータビツト構成を持つ複数の制御
手段を有するＣＲＴ制御用コントローラにおいて
、前記異なるデータビツト構成間の変換を行う手
段を設けたことを特徴とするバス変換装置。 (2) 前記異なるデータビツト構成の一方が１ビ
ツト／１画素でプレーン数ｎのプレーン方式、他
方がｎビツト／１画素の非プレーン方式であり、
前記変換手段が前記二方式のバス間に接続された
マルチプレクサであることを特徴とする、実用新
案登録請求の範囲第１項記載のバス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11920786U JPS6327941U (ja) | 1986-08-01 | 1986-08-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11920786U JPS6327941U (ja) | 1986-08-01 | 1986-08-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6327941U true JPS6327941U (ja) | 1988-02-24 |
Family
ID=31006357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11920786U Pending JPS6327941U (ja) | 1986-08-01 | 1986-08-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327941U (ja) |
-
1986
- 1986-08-01 JP JP11920786U patent/JPS6327941U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6327941U (ja) | ||
| GB1460038A (en) | Digital data-processing apparatus | |
| JPS6391766A (ja) | 記憶装置アクセス制御方式 | |
| JPS60140145U (ja) | 複数の入出口を持つた画像メモリ装置 | |
| JPH0789649B2 (ja) | 画像データ処理装置 | |
| JPS5876277U (ja) | ビデオ信号発生回路 | |
| JPH01145754A (ja) | データ転送方式 | |
| JPS59160357U (ja) | マルチｃｐｕシステム | |
| JPS6034651U (ja) | Ｄｍａ制御装置 | |
| JPS60107988U (ja) | パ−ソナルコンピユ−タ | |
| JPS60164252U (ja) | データ処理装置 | |
| JPS61267793A (ja) | メモリ・アクセス方式 | |
| JPS63121889A (ja) | ビツトマツプ式表示装置 | |
| JPS5958869U (ja) | 画像デ−タ処理装置 | |
| JPS614237U (ja) | ビデオテ−プレコ−ダ | |
| JPS6074298U (ja) | デ−タ変換用マトリツクスメモリシステム | |
| JPS62179664U (ja) | ||
| JPS5984603U (ja) | 分岐ラインの配線構造 | |
| JPS5923677U (ja) | パルスモニタ回路 | |
| JPS6325717A (ja) | デ−タ転送回路 | |
| JPS6020651U (ja) | 画像表示制御装置 | |
| JPS6071962U (ja) | 動作モ−ド設定装置 | |
| JPH05128062A (ja) | データ転送方式 | |
| JPS60166055U (ja) | 車載電子機器制御用ｃｐｕ間のデ−タ転送用記憶装置 | |
| JPH01120661A (ja) | メモリ制御回路 |