JPS6071962U - 動作モ−ド設定装置 - Google Patents
動作モ−ド設定装置Info
- Publication number
- JPS6071962U JPS6071962U JP16173583U JP16173583U JPS6071962U JP S6071962 U JPS6071962 U JP S6071962U JP 16173583 U JP16173583 U JP 16173583U JP 16173583 U JP16173583 U JP 16173583U JP S6071962 U JPS6071962 U JP S6071962U
- Authority
- JP
- Japan
- Prior art keywords
- operation mode
- electronic circuit
- mode setting
- circuit
- setting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図、第2図は本考案の一実施例のブロック図及び他
の実施例のブ冶ツク図である。 図中、1はハードウェア設定板、2は電子回路、3は読
出しゲート、4は処理装置、5はデコーダ、6はアンド
ゲート、lはバス線である。
の実施例のブ冶ツク図である。 図中、1はハードウェア設定板、2は電子回路、3は読
出しゲート、4は処理装置、5はデコーダ、6はアンド
ゲート、lはバス線である。
Claims (1)
- 複数のモードで動作する電子回路と、該電子回路に動作
モードを指定する設定部と、該電子回路にバス信号線に
よって接続された処理装置とを備え、設定されたモード
で動作する電子回路からバス線に供給されるデータに基
き処理装置が動作するデータ処理システムの動作モード
設定装置において、該処理装置が、特定のデータ信号を
出力した場合に出力を発するデコーダ回路と、該デコー
ド回路の出力に応じ、該設定部の出力をバス信号線に供
給するゲート回路とを備えることを特徴とする動作モー
ド設定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16173583U JPS6071962U (ja) | 1983-10-19 | 1983-10-19 | 動作モ−ド設定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16173583U JPS6071962U (ja) | 1983-10-19 | 1983-10-19 | 動作モ−ド設定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6071962U true JPS6071962U (ja) | 1985-05-21 |
Family
ID=30355355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16173583U Pending JPS6071962U (ja) | 1983-10-19 | 1983-10-19 | 動作モ−ド設定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6071962U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156334A (ja) * | 1988-12-08 | 1990-06-15 | Nec Corp | 情報処理装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
JPS57201925A (en) * | 1981-06-05 | 1982-12-10 | Nec Corp | Input/output port selecting device |
JPS5896486A (ja) * | 1981-12-03 | 1983-06-08 | Fujitsu Ltd | システム構成管理デ−タの自動生成方式 |
-
1983
- 1983-10-19 JP JP16173583U patent/JPS6071962U/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
JPS57201925A (en) * | 1981-06-05 | 1982-12-10 | Nec Corp | Input/output port selecting device |
JPS5896486A (ja) * | 1981-12-03 | 1983-06-08 | Fujitsu Ltd | システム構成管理デ−タの自動生成方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156334A (ja) * | 1988-12-08 | 1990-06-15 | Nec Corp | 情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6071962U (ja) | 動作モ−ド設定装置 | |
JPS6281145U (ja) | ||
JPS601037U (ja) | 二者択一回路 | |
JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
JPS59177240U (ja) | 出力回路 | |
JPS5953455U (ja) | 表示コントロ−ラ | |
JPS60167462U (ja) | 画像処理装置 | |
JPS5847945U (ja) | 要求信号処理回路 | |
JPS6118641U (ja) | 信号経路制御回路 | |
JPS5996610U (ja) | バス異常検出回路 | |
JPS58152047U (ja) | 3ステ−トゲ−トの制御回路 | |
JPS58109898U (ja) | P−romライタ | |
JPS5923851U (ja) | マイクロコンピユ−タのインタラプト制御回路 | |
JPS58191769U (ja) | 同期信号切換回路 | |
JPS6011547U (ja) | モデム | |
JPS58124821U (ja) | デ−タ入力装置 | |
JPS59119644U (ja) | ゲ−トアレ−ic | |
JPS6035290U (ja) | カレンダ−時計のシステムバス結合装置 | |
JPS6130147U (ja) | 複合端末装置 | |
JPS59118036U (ja) | デ−タ入力回路 | |
JPS6095609U (ja) | 制御回路装置 | |
JPS615034U (ja) | 特殊andゲ−ト回路 | |
JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
JPS58142733U (ja) | 車載電子機器用ワンチツプ・マイコンの入出力ポ−ト多重化回路 | |
JPS58113139U (ja) | キ−スイツチのレスポンス回路 |