JPS60107988U - パ−ソナルコンピユ−タ - Google Patents

パ−ソナルコンピユ−タ

Info

Publication number
JPS60107988U
JPS60107988U JP20100483U JP20100483U JPS60107988U JP S60107988 U JPS60107988 U JP S60107988U JP 20100483 U JP20100483 U JP 20100483U JP 20100483 U JP20100483 U JP 20100483U JP S60107988 U JPS60107988 U JP S60107988U
Authority
JP
Japan
Prior art keywords
address
video memory
shift register
display
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20100483U
Other languages
English (en)
Inventor
大崎　祐嗣
畑　繁
典生 藤田
Original Assignee
日本電気ホームエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気ホームエレクトロニクス株式会社 filed Critical 日本電気ホームエレクトロニクス株式会社
Priority to JP20100483U priority Critical patent/JPS60107988U/ja
Publication of JPS60107988U publication Critical patent/JPS60107988U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案によるパーソナルコンピュータの実施例
の回路図、第２図はビデオメモリとディスプレイとの関
係を示す説明図である。 １・・・・・・ビデオメモーリ、２・・・・・・アドレ
ス発生器、３・・・・・・アドレスバス、４・・・・・
・データバス、５・・・・・・シフトレジスタ、６・・
・・・・ディスプレイ、７・・・・・・オフセットシフ
ト制御回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. １アドレスが２のＮ乗ビットのビデオメモリと、このビ
    デオメモリのデータバスに接続され並列に読出された１
    アドレスデータを直列に送出スる２のＮ乗ビットのシフ
    トレジスタと、このシフトレジスタの出力を偏向周期に
    同期して与えられるディスプレイと、前記ビデオメモリ
    のアドレスバスに接続されるアドレス発生器と、前記デ
    ィスプレイの画面の移動量がセットされそれに応じて前
    記シフトレジスタのシフトビット数を制御するオフセッ
    トシフト制御回路とを具備するパーソナルコンピュータ
    。
JP20100483U 1983-12-26 1983-12-26 パ−ソナルコンピユ−タ Pending JPS60107988U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20100483U JPS60107988U (ja) 1983-12-26 1983-12-26 パ−ソナルコンピユ−タ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20100483U JPS60107988U (ja) 1983-12-26 1983-12-26 パ−ソナルコンピユ−タ

Publications (1)

Publication Number Publication Date
JPS60107988U true JPS60107988U (ja) 1985-07-23

Family

ID=30762386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20100483U Pending JPS60107988U (ja) 1983-12-26 1983-12-26 パ−ソナルコンピユ−タ

Country Status (1)

Country Link
JP (1) JPS60107988U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182691A (ja) * 1982-04-20 1983-10-25 株式会社リコー Ｃｒｔデイスプレイ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182691A (ja) * 1982-04-20 1983-10-25 株式会社リコー Ｃｒｔデイスプレイ装置

Similar Documents

Publication Publication Date Title
JPS60107988U (ja) パ−ソナルコンピユ−タ
JPS59161185U (ja) デジタル画像表示回路
JPS6076392U (ja) レベル表示装置
JPS6040171U (ja) ビデオ信号記憶装置
JPS6088385U (ja) 表示装置
JPS60104879U (ja) ハ−ドウエアスクロ−ル回路
JPS59100306U (ja) シ−ケンス制御演算装置
JPS5984586U (ja) 画像情報記憶装置
JPS6020651U (ja) 画像表示制御装置
JPS5995500U (ja) 記憶装置
JPS62135257U (ja)
JPS59185792U (ja) 高速メモリアドレツシング装置
JPS60143490U (ja) 表示制御回路
JPS5897661U (ja) メモリ制御装置
JPS58144958U (ja) メモリ制御装置
JPS63103151U (ja)
JPH0166697U (ja)
JPS6133147U (ja) マイクロプログラム制御装置
JPS6020658U (ja) 情報処理装置
JPS617175U (ja) 画像表示装置
JPS6253493U (ja)
JPS601037U (ja) 二者択一回路
JPS5939499U (ja) 主記憶装置のエラ−ビツト表示回路
JPS60176481U (ja) 表示制御装置
JPS5830385U (ja) ハ−ドコピ−装置