JPS59161185U - デジタル画像表示回路 - Google Patents
デジタル画像表示回路Info
- Publication number
- JPS59161185U JPS59161185U JP5597683U JP5597683U JPS59161185U JP S59161185 U JPS59161185 U JP S59161185U JP 5597683 U JP5597683 U JP 5597683U JP 5597683 U JP5597683 U JP 5597683U JP S59161185 U JPS59161185 U JP S59161185U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- buffer memory
- digital image
- image display
- display circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図及び第2図は本考案を実施した場合のブロック図
、第3図、第4図は各々第1図、第2図のブロック図に
対応するタイミング図である。 1・・・表示アド
レス発生回路、2・・・画像バッファメモリ、3・・・
タイミング回路、4・・・ラッチ、5゜6・・・シフト
レジスタ。
、第3図、第4図は各々第1図、第2図のブロック図に
対応するタイミング図である。 1・・・表示アド
レス発生回路、2・・・画像バッファメモリ、3・・・
タイミング回路、4・・・ラッチ、5゜6・・・シフト
レジスタ。
Claims (2)
- (1)画像バッファメモリにダイナミックメモリを用い
たデジタル画像表示回路において、ページモードアクセ
スにより画像データをバッファメモリから読み出すこと
を特徴とし・たデジタル画像表示回路。 - (2)前記画像バッファメモリに接続された表示アドレ
ス発生回路およびタイミング回路と、前記画像バッファ
メモリの出力に接続されたラッチ回路およびシフトレジ
スタとを備え、前記タイミング回路の制御信号により前
記表示アドレス発生回路、画像バッファメモリ、ラッチ
回路およびシフトレジスタとを前記タイミング回路から
制御信号により制御するように構成したことを特徴とす
る実用新案登録請求の範囲第1項記載のデジタル画像表
示回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5597683U JPS59161185U (ja) | 1983-04-14 | 1983-04-14 | デジタル画像表示回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5597683U JPS59161185U (ja) | 1983-04-14 | 1983-04-14 | デジタル画像表示回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59161185U true JPS59161185U (ja) | 1984-10-29 |
Family
ID=30186300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5597683U Pending JPS59161185U (ja) | 1983-04-14 | 1983-04-14 | デジタル画像表示回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59161185U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07225573A (ja) * | 1995-01-26 | 1995-08-22 | Hitachi Ltd | リフレッシュメモリのアクセス方法、ディスプレイコントローラ、及び図形処理装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5472921A (en) * | 1977-11-24 | 1979-06-11 | Hitachi Ltd | Display unit |
JPS57146289A (en) * | 1981-03-04 | 1982-09-09 | Matsushita Electric Ind Co Ltd | Picture display unit |
-
1983
- 1983-04-14 JP JP5597683U patent/JPS59161185U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5472921A (en) * | 1977-11-24 | 1979-06-11 | Hitachi Ltd | Display unit |
JPS57146289A (en) * | 1981-03-04 | 1982-09-09 | Matsushita Electric Ind Co Ltd | Picture display unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07225573A (ja) * | 1995-01-26 | 1995-08-22 | Hitachi Ltd | リフレッシュメモリのアクセス方法、ディスプレイコントローラ、及び図形処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59161185U (ja) | デジタル画像表示回路 | |
JPS6076392U (ja) | レベル表示装置 | |
JPS6040171U (ja) | ビデオ信号記憶装置 | |
JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
JPS60164258U (ja) | デ−タ転送制御装置 | |
JPS5847945U (ja) | 要求信号処理回路 | |
JPS60107988U (ja) | パ−ソナルコンピユ−タ | |
JPS63103151U (ja) | ||
JPS593385U (ja) | 信号処理回路 | |
JPH02123799U (ja) | ||
JPS59134842U (ja) | 車載電子機器用のワンチツプマイコンのメモリ拡張装置 | |
JPS59165040U (ja) | デ−タ出力制御装置 | |
JPS59185792U (ja) | 高速メモリアドレツシング装置 | |
JPS58140599U (ja) | ダイナミツクランダムアクセスメモリ制御回路 | |
JPH0166697U (ja) | ||
JPS58109898U (ja) | P−romライタ | |
JPS58138146U (ja) | シリアルデ−タ入力装置 | |
JPS59177240U (ja) | 出力回路 | |
JPS5963742U (ja) | 電子計算機入出力装置 | |
JPS58191769U (ja) | 同期信号切換回路 | |
JPS6010335U (ja) | インタフエ−ス回路 | |
JPS5830385U (ja) | ハ−ドコピ−装置 | |
JPS5986742U (ja) | プログラマブルタイミング発生回路 | |
JPS59174741U (ja) | デイジタル集積回路 | |
JPS6356451U (ja) |