JPS59177240U - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPS59177240U JPS59177240U JP7066883U JP7066883U JPS59177240U JP S59177240 U JPS59177240 U JP S59177240U JP 7066883 U JP7066883 U JP 7066883U JP 7066883 U JP7066883 U JP 7066883U JP S59177240 U JPS59177240 U JP S59177240U
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- output circuit
- control
- buffers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図、第2図は本考案の一実施例の回路図で、第2図
はブロック図、第1図は第2図中の出力バッファの詳細
回路図である。 図において、1.2・・回出力トランジスタ、3゜4・
・・・・・NOR回路、5・・・・・・インバータ、2
1〜28・・・・・・出力バッファ、29〜32・・間
遅延回路、C,C,’ 1〜C’4・・・・・・制御信
号、S・・曲データ信号、0・・・・・・出力、S・・
・・・・データ入力端子、C・曲・制御端子、0・・・
・・・出力端子。
はブロック図、第1図は第2図中の出力バッファの詳細
回路図である。 図において、1.2・・回出力トランジスタ、3゜4・
・・・・・NOR回路、5・・・・・・インバータ、2
1〜28・・・・・・出力バッファ、29〜32・・間
遅延回路、C,C,’ 1〜C’4・・・・・・制御信
号、S・・曲データ信号、0・・・・・・出力、S・・
・・・・データ入力端子、C・曲・制御端子、0・・・
・・・出力端子。
Claims (1)
- 出力フローティング状態を制御する制御回路を含む複数
の出力バッファを有する出力回路において、前記複数の
出力バッファのうち少なくとも一つの出力バッファの前
記制御回路の制御信号を遅延回路を介して印加すること
により、他の出力バッファの制御回路の制御信号と異な
る遅延時間を有するようにしたことを特徴とする出力回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7066883U JPS59177240U (ja) | 1983-05-12 | 1983-05-12 | 出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7066883U JPS59177240U (ja) | 1983-05-12 | 1983-05-12 | 出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59177240U true JPS59177240U (ja) | 1984-11-27 |
Family
ID=30200818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7066883U Pending JPS59177240U (ja) | 1983-05-12 | 1983-05-12 | 出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59177240U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07140208A (ja) * | 1993-11-17 | 1995-06-02 | Nec Corp | 半導体集積回路 |
-
1983
- 1983-05-12 JP JP7066883U patent/JPS59177240U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07140208A (ja) * | 1993-11-17 | 1995-06-02 | Nec Corp | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59177240U (ja) | 出力回路 | |
JPS6076392U (ja) | レベル表示装置 | |
JPS59119644U (ja) | ゲ−トアレ−ic | |
JPS6020654U (ja) | マイクロプロセツサ割込回路 | |
JPS6025281U (ja) | ミキシング回路 | |
JPS58170100U (ja) | メモリ装置 | |
JPS6071962U (ja) | 動作モ−ド設定装置 | |
JPS594008U (ja) | アナログ回路制御装置 | |
JPS591235U (ja) | 信号入力回路 | |
JPS5847945U (ja) | 要求信号処理回路 | |
JPS601037U (ja) | 二者択一回路 | |
JPS58107633U (ja) | 出力回路 | |
JPS60158332U (ja) | リセツト回路 | |
JPS59161185U (ja) | デジタル画像表示回路 | |
JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
JPS60127100U (ja) | 音響付加装置 | |
JPS5986703U (ja) | フエライトスイツチの切替制御回路 | |
JPS6020098U (ja) | 出力回路 | |
JPS58179535U (ja) | インタフエ−ス制御装置 | |
JPS6020658U (ja) | 情報処理装置 | |
JPS5996949U (ja) | ミユ−テイング回路 | |
JPS6095609U (ja) | 制御回路装置 | |
JPS5984645U (ja) | ヒストグラム作成装置 | |
JPS59180208U (ja) | エンフアシス切り換え回路 | |
JPS6088634U (ja) | 信号切換回路 |