JPS5996949U - ミユ−テイング回路 - Google Patents
ミユ−テイング回路Info
- Publication number
- JPS5996949U JPS5996949U JP19248182U JP19248182U JPS5996949U JP S5996949 U JPS5996949 U JP S5996949U JP 19248182 U JP19248182 U JP 19248182U JP 19248182 U JP19248182 U JP 19248182U JP S5996949 U JPS5996949 U JP S5996949U
- Authority
- JP
- Japan
- Prior art keywords
- turned
- signal
- switching element
- circuit
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図面は、この考案のミューティング回路の１実施例の結
線図である。 ２・・・ＰＬＬシンセサイザ用集積回路、ＰＣ・・・メ
モリ書込み信号入力端子、Ｐｄ−Ｐｋ・・・第１〜第８
プリセツトメモリ指定信号入力端子、１３・・・第１ト
ランジスタ、１４・−・・第２トランジスタ、１６・・
・第９ダイオード、３３．３４・・・左、右チヤンネル
用バッファアンプ、３５・・・作動部。
線図である。 ２・・・ＰＬＬシンセサイザ用集積回路、ＰＣ・・・メ
モリ書込み信号入力端子、Ｐｄ−Ｐｋ・・・第１〜第８
プリセツトメモリ指定信号入力端子、１３・・・第１ト
ランジスタ、１４・−・・第２トランジスタ、１６・・
・第９ダイオード、３３．３４・・・左、右チヤンネル
用バッファアンプ、３５・・・作動部。
Claims (1)
- メモリ書込み信号入力端子および複数個のプリセットメ
モリ指定信号入力端子を有するＰＬＬシンーセサイザ回
路部と、前記各プリセットメモリ指定信号入力端子への
プリセット信号によりオンする第１スイツチング素子と
、該第１スイツチング素子のオンによりオフする第２ス
イツチング素子と、該第２スイツチング素子のオフによ
り前記メモリ書込み入力端子からの駆動信号により駆動
制御信号を出力する駆動制御部と゛、前記駆動制御信号
により作動して出力部からの出力信号を低減する作動部
とを備えたミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19248182U JPS5996949U (ja) | 1982-12-20 | 1982-12-20 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19248182U JPS5996949U (ja) | 1982-12-20 | 1982-12-20 | ミユ−テイング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5996949U true JPS5996949U (ja) | 1984-06-30 |
Family
ID=30414224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19248182U Pending JPS5996949U (ja) | 1982-12-20 | 1982-12-20 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5996949U (ja) |
-
1982
- 1982-12-20 JP JP19248182U patent/JPS5996949U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5996949U (ja) | ミユ−テイング回路 | |
| JPS6076392U (ja) | レベル表示装置 | |
| JPS5958392U (ja) | 時間信号入力回路 | |
| JPS60123002U (ja) | 機能選択回路 | |
| JPS5836800U (ja) | 音声合成出力装置 | |
| JPS59126314U (ja) | 電源回路 | |
| JPS6055129U (ja) | 出力回路 | |
| JPS5885827U (ja) | 選局装置 | |
| JPS59177240U (ja) | 出力回路 | |
| JPS6066140U (ja) | アンテナ共用装置 | |
| JPS5866712U (ja) | ミユ−テイング回路 | |
| JPS5834433U (ja) | Ａｆｔ信号検出回路 | |
| JPS5811330U (ja) | 波形整形回路 | |
| JPS5995409U (ja) | ダブルデツキの同時録音回路 | |
| JPS58118515U (ja) | アンプユニツト | |
| JPS59178735U (ja) | 表示装置 | |
| JPS60184312U (ja) | 演算増幅回路 | |
| JPS6124900U (ja) | 選択回路 | |
| JPS5899939U (ja) | 半導体論理回路 | |
| JPS6095609U (ja) | 制御回路装置 | |
| JPS5953221U (ja) | Ｘ−ｙ記録計 | |
| JPS58131443U (ja) | テ−プレコ−ダ | |
| JPS59130291U (ja) | メモリ切換回路 | |
| JPS59119644U (ja) | ゲ−トアレ−ｉｃ | |
| JPS6145707U (ja) | 信号切換回路 |