JPS58179535U - インタフエ−ス制御装置 - Google Patents
インタフエ−ス制御装置Info
- Publication number
- JPS58179535U JPS58179535U JP7794182U JP7794182U JPS58179535U JP S58179535 U JPS58179535 U JP S58179535U JP 7794182 U JP7794182 U JP 7794182U JP 7794182 U JP7794182 U JP 7794182U JP S58179535 U JPS58179535 U JP S58179535U
- Authority
- JP
- Japan
- Prior art keywords
- request signal
- external device
- bus
- interface control
- common input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図Ｃ，土本考案および従来のインタフェース制御装
置を含むデータ処理システムのシステム構成図、第２図
は本考案の一実施例を示すブロック図、第３図は第２図
に示す実施例の動作を説明するためのタイムチャートで
ある。 １０１・・・・・・共通入出力バス、１−０２・・・・
・・中央処理装置、１０３・曲・記憶装置、１０４，１
０５゜１０６〜Ｉｏｎ・・・・・・インタフェース制御
装置、１１４．１１５，１１６．〜１１ｎ、・・・・・
・外部装置、２０１・・・・・・共通入出力バス側イン
タフェース制御回路、２０２・・・・・・外部装置側イ
ンタフェース制御回路、２０３・・・・・・レジスタ、
２０４・・・・・・定数格納指示信号、２０５・・・・
・・転送速度指定定数、２０６．２０６ａ、２０６ｂ、
２０６ｃ 〜２０６ｎ。 ２１２・・・・・・データ転送要求信号、２０７・・ｌ
・・・遅延回路、２０８・・・・・・セレクタ回路、２
０９・・・・・・バス起動要求信号、２１０・・・・・
・応答信号、２１１・・・・・・データ。
置を含むデータ処理システムのシステム構成図、第２図
は本考案の一実施例を示すブロック図、第３図は第２図
に示す実施例の動作を説明するためのタイムチャートで
ある。 １０１・・・・・・共通入出力バス、１−０２・・・・
・・中央処理装置、１０３・曲・記憶装置、１０４，１
０５゜１０６〜Ｉｏｎ・・・・・・インタフェース制御
装置、１１４．１１５，１１６．〜１１ｎ、・・・・・
・外部装置、２０１・・・・・・共通入出力バス側イン
タフェース制御回路、２０２・・・・・・外部装置側イ
ンタフェース制御回路、２０３・・・・・・レジスタ、
２０４・・・・・・定数格納指示信号、２０５・・・・
・・転送速度指定定数、２０６．２０６ａ、２０６ｂ、
２０６ｃ 〜２０６ｎ。 ２１２・・・・・・データ転送要求信号、２０７・・ｌ
・・・遅延回路、２０８・・・・・・セレクタ回路、２
０９・・・・・・バス起動要求信号、２１０・・・・・
・応答信号、２１１・・・・・・データ。
Claims (1)
- 外部装置から供給される笹１のデータ転送要求信号をラ
ッチして第２のデータ転送要求信号を出力する制御を含
む前記外部装置に対するインタフェースの論理的制御を
行なう外部装置側インタフェース制御回路と、バス起動
要求信号に従って共通入出力バスに対す′るインタフェ
ースの論理的制御を行なうとともに前記バス起動要求信
号に応答して発生した応答信号を前記外部装置側インタ
フニースル制御回路を芥して前記外部装置に供給するた
めの共通入出力バス側、インタフェース制御回路と、前
記中央処理装置から前記共通入出力バスおよび前記共通
入出力バス側インタフェース制御回−路を介、して供給
された転送速度指定定数を格納するレジスタと、前記第
２のデータ転送要求信号に対して前記転送速度指定定数
に応じた遅延時間を有する前記バス起動要求信号を出力
するバス要求遅延回路とを含むことを特徴とするインタ
フェース制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7794182U JPS58179535U (ja) | 1982-05-27 | 1982-05-27 | インタフエ−ス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7794182U JPS58179535U (ja) | 1982-05-27 | 1982-05-27 | インタフエ−ス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58179535U true JPS58179535U (ja) | 1983-12-01 |
Family
ID=30087187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7794182U Pending JPS58179535U (ja) | 1982-05-27 | 1982-05-27 | インタフエ−ス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58179535U (ja) |
-
1982
- 1982-05-27 JP JP7794182U patent/JPS58179535U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58179535U (ja) | インタフエ−ス制御装置 | |
| JPS59177240U (ja) | 出力回路 | |
| JPS5824801U (ja) | 自動車制御装置 | |
| JPS58176231U (ja) | 操作制御装置 | |
| JPS6020654U (ja) | マイクロプロセツサ割込回路 | |
| SU630645A1 (ru) | Буферное запомнающее устройство | |
| JPS6059686U (ja) | 信号監視回路 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS5890404U (ja) | タイマ・カウンタ回路 | |
| JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
| JPS58123650U (ja) | 回線走査方式通信制御装置 | |
| JPS58113139U (ja) | キ−スイツチのレスポンス回路 | |
| JPS596201U (ja) | 調節計 | |
| JPS6071962U (ja) | 動作モ−ド設定装置 | |
| JPS58170100U (ja) | メモリ装置 | |
| JPS5884693U (ja) | 楽器自動演奏装置 | |
| JPS58147051U (ja) | 同一メモリを共用する装置 | |
| JPS5917090U (ja) | デ−タ転送システム | |
| JPS6034647U (ja) | マイクロプロセツサ | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS5992929U (ja) | Ｄｍａ装置のメモリ監視装置 | |
| JPH0258156A (ja) | データ処理装置 | |
| JPS601037U (ja) | 二者択一回路 | |
| JPS59100346U (ja) | マイクロプログラム動作記憶装置 |