JPH0258156A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH0258156A
JPH0258156A JP63208353A JP20835388A JPH0258156A JP H0258156 A JPH0258156 A JP H0258156A JP 63208353 A JP63208353 A JP 63208353A JP 20835388 A JP20835388 A JP 20835388A JP H0258156 A JPH0258156 A JP H0258156A
Authority
JP
Japan
Prior art keywords
central processing
processing unit
stop
data
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63208353A
Other languages
English (en)
Inventor
Masaru Sugiura
優 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63208353A priority Critical patent/JPH0258156A/ja
Publication of JPH0258156A publication Critical patent/JPH0258156A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の中央処理装置で構成されるデータ処理装
置に係り、特に、1つの中央処理装置から他の中央処理
装置に対してスタート・ストップ動作の制御を行うデー
タ処理装置に関する。
〔従来の技術〕
複数の中央処理装置で構成され、1つの中央処理装置か
ら他の中央処理袋@に対してスタート・ストップ動作の
制御を行う従来のデータ処理装置は、特公昭62−46
897号公報に記載されている様に、各ビットが予め中
央処理装置対応に割り当てられている複数のビットから
成るデータを入出力するレジスタを各中央処理装置内に
設けて此等のレジスタをバス接続し、更に、各中央処理
装置内に夫々設は九他装置起動装置間を前記バスとは別
に設けた起動信号線で接続し、該起動信号線を介して1
つの中央処理装置から他の中央処理装置に対してスター
ト・ストップ制御信号を送出する様になっている。
〔発明が解決しようとする課題〕
上記従来技術は、他装置スタート動作起動信号と他装置
ストップ動作起動信号を、パスラインとは別の信号線で
転送しなければならない。この九め、データ処理装置を
構成する中央処理装置数が多い場合には信号線も多くな
り、又、後で中央処理装置を増設する際にも配線が複雑
になり容易でないという問題がある。
本発明の目的は、装置間の信号線数を削減するとともに
、中央処理装置の増設も容易なデータ処理装置を提供す
ることにある。
〔課題を解決するための手段〕
上記目的は、他装置スタート動作起動信号と他装置スト
ップ動作起動信号の情報′fr:1ビットのデータとし
て表わし、汎用レジスタ内の1ビツト目にこれを格納し
、レジスタのこれ以外の各ビットを他装置に対応させ、
当該汎用レジスタの内容を他装置へ転送し九場合に前記
1ビツト目のデータを先読みさせ、装置間のスタート動
作起動信号線とストップ動作信号線の代?)をさせるこ
とにより、達成される。
〔作用〕
複数の中央処理装置で構成されるデータ処理装置におい
て、1つの中央処理装置から他中央処理装置のスタート
・ストップを制御するには、スタート・ストップ情報を
他中央処理装置に送ってやらなければならない。例えば
、スタート・ストップをそれぞれ“1″、@0#として
1ビツトの情報にし、他中央処理装置に対応させ九デー
タと共に他中央処理装置にパスラインを使用して転送さ
せる。他中央処理装置では、転送されてき九データのう
ち、先ずスタート・ストン・プを示すビット(以下スタ
ート・ストップビットと言う)を先読みし、スタート動
作起動回路又はストップ動作起動回路を待機状態にさせ
る。次に当該中央処理装置が指定されたものであるかを
スタート・ストップビット以降に続くデータから判定し
、判定結果が指定された中央処理装置であるならば、ス
タート動作起動回路とストップ動作起動回路に信号を送
る。
この結果、スタート・ストップビットにより待機状態と
なっていたスタート動作起動回路又はストップ動作起動
回路のいずれかが起動し、中央処理装置のスタート又は
ストップ動fIを起動することができる。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
図は、本発明の一実施例に係るデータ処理装置のブロッ
ク構成図であり、図中の101,201は中央処理装置
、102,202は汎用レジスタ、103.203は汎
用レジスタ内に割当てたスタートストップビット、10
4,204はスタートストップビット読取回路、105
,205は汎用レジスタ102,202内の各中央処理
装置対応に割当てられたビットの中から当該中央処理装
置に対応するビットの値を照合する照合回路、106.
206は各中央処理装置対応に設けられた固定パターン
発生回路、107,207は照合回路105゜205の
出力でゲート108,109,208゜209をオンに
する信号線、110,210はスタートストップビット
読取回路、104,204の出力で7リツプ70ツブ1
11,211を点火する信号線であり、フリップフロッ
プ111゜211はスタート動作起動信号112,21
2及びストップ動作起動信号113,215t−出力す
る。ま几、114,214はスタート動作起動回路、1
15,215はストップ動作回路である。
次に、中央処理袋[101かも中央処理装置201ヘス
タ一ト動作を起動する場合について説明する。
まず中央処理装置101にて他装置スタート動作起動命
令を実行し、汎用レジスタ102のスタートストップビ
ット103に1”を設定する。
次に汎用レジスタ102内の中央処理装置201を指定
するビットへ”1″を設定する。この後、汎用レジスタ
102の内容を既知の手段でパスライン301を介して
中央処理装置201の汎用レジスタ202へ転送する。
一方、データ(レジスタ102の内容)が転送された中
央処理装置201では、汎用レジスタ202のスタート
ストップビット203をスタートストップビット読取回
路204で読み取り、フリップフロップ211からスタ
ート動作起動信号2121M”として出力させる。次に
、汎用レジスタ202の内容と固定パターン発生回路2
06の出力とを照合回路205で照合し、一致すれば信
号線207への出力を“1″とする。この結果、フリッ
プ70ツブ211の出力とゲート208のアンド条件が
成立し、スタート動作起動回路214が起動され、所定
のスタート動作が実行される。
他中央処理装置201に対するストップ動作を起動する
場合については、スタートストップビット103に“0
″を設定する。すると、フリップフロップ211かもス
トップ動作起動信号213が“1mとして出力される。
その他はスタート動作を起動させる場合と同様であるの
で説明を省略する。上記実施例を中央処理装置と2台設
は九個であるが、一般にn台の中央処理装置を使用する
場合は、各中央処理装置対応のバスをバス301ヘマル
チ接続することで上記実施例と同様に説明できる。
他の複数の中央処理装置へ同時にスタート動作ま九はス
トップ動作を起動する場合には、汎用レジスタ102の
それぞれの中央処理装置対応のピッ)K“1″又は”0
”を設定すればよいことはいうまでもない。
〔発明の効果〕
本発明によれば、データ処理装置を構成する他の中央処
理装置へのスタート、ストップ用の専用の信号線を削除
することができ、装置構成が簡略化される。また、各中
央処理装置間はバス接続されている九め、中央処理装置
の増設も容易に行うことができる。
【図面の簡単な説明】
図は、本発明の一実施例に係るデータ処理装置のブロッ
ク構成図である。 101.201・・・中央処理装置、102,202・
・・汎用レジスタ、10!S、203・・・スタートス
トップビット、104,204・・・スタートストップ
ビット読取回路、105,205・・・照合回路、10
6.206・・・固定パターン発生回路、107゜20
7.112,113,212,213,110゜210
・・・信号線、108,109,208,209・・・
ゲート、111,211・・・フリップフロップ、11
4.214・・・スタート動作起動回路、115゜21
5・・・ストップ動作起動回路、301・・・パスライ
ン 81.2111 :中*六J!利jL 102.202 : l+シ゛スフ 03.20! ニスタート・スト・、デビット05.2
1+5:匣@口さト

Claims (1)

    【特許請求の範囲】
  1. 1、複数の中央処理装置で構成され、1つの中央処理装
    置から他の中央処理装置に対してスタート又はストップ
    動作の制御が可能なデータ処理装置において、各ビット
    が予めスタート・ストップ情報と中央処理装置対応に割
    当てられている複数のビットから成るデータを入出力す
    るレジスタと、当該レジスタに記憶されたデータ中から
    前記スタート・ストップ情報及び当該中央処理装置に割
    当てられたビットの値を照合する手段と、該照合手段の
    照合結果に応じて当該中央処理装置のスタート又はスト
    ップ動作を起動する手段とを各中央処理装置内に設け、
    各中央処理装置内の前記レジスタ間をバス接続してデー
    タの転送を行い、該データ中の前記スタート・ストップ
    情報の指示によりスタート動作またはストップ動作を行
    うことを特徴とするデータ処理装置。
JP63208353A 1988-08-24 1988-08-24 データ処理装置 Pending JPH0258156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63208353A JPH0258156A (ja) 1988-08-24 1988-08-24 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63208353A JPH0258156A (ja) 1988-08-24 1988-08-24 データ処理装置

Publications (1)

Publication Number Publication Date
JPH0258156A true JPH0258156A (ja) 1990-02-27

Family

ID=16554880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63208353A Pending JPH0258156A (ja) 1988-08-24 1988-08-24 データ処理装置

Country Status (1)

Country Link
JP (1) JPH0258156A (ja)

Similar Documents

Publication Publication Date Title
JPH0258156A (ja) データ処理装置
JPH0225958A (ja) 高速データ転送システム
JPS6246897B2 (ja)
JP2687716B2 (ja) 情報処理装置
JP2581144B2 (ja) バス制御装置
JPS6244352B2 (ja)
JPH0567035A (ja) Dma転送におけるデータアライメント方式
JPH0370816B2 (ja)
JPH05334234A (ja) 高速dma転送装置
JPH06214939A (ja) Dmaコントローラ
JPH0736178B2 (ja) メモリ制御装置
JPS6037062A (ja) メモリ読出し方法
JPS6059462A (ja) 双方向デ−タ・バスのパイプライン・アクセス・メモリ
JPS6136854A (ja) メモリ切換装置
JPH04263333A (ja) メモリ二重化方式
JPS58105321A (ja) 周辺制御装置
JPH02307149A (ja) 直接メモリアクセス制御方式
JPS6140658A (ja) デ−タ処理装置
JPH0545978B2 (ja)
JPS62262170A (ja) デ−タ転送方式
JPS5887612A (ja) 入出力制御診断装置
JPH0754495B2 (ja) レジスタ読出し回路
JPH03161845A (ja) 情報処理装置
JPH06161945A (ja) メモリデータ転送装置
JPS63129464A (ja) 記憶アクセス制御装置