JPS6074298U - デ−タ変換用マトリツクスメモリシステム - Google Patents

デ−タ変換用マトリツクスメモリシステム

Info

Publication number
JPS6074298U
JPS6074298U JP16645583U JP16645583U JPS6074298U JP S6074298 U JPS6074298 U JP S6074298U JP 16645583 U JP16645583 U JP 16645583U JP 16645583 U JP16645583 U JP 16645583U JP S6074298 U JPS6074298 U JP S6074298U
Authority
JP
Japan
Prior art keywords
row
column
ram
memory system
selection line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16645583U
Other languages
English (en)
Inventor
猿丸 雅彦
Original Assignee
株式会社コムシステム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社コムシステム filed Critical 株式会社コムシステム
Priority to JP16645583U priority Critical patent/JPS6074298U/ja
Publication of JPS6074298U publication Critical patent/JPS6074298U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第1図は通常のRAMを使用してデータ変換を行うとき
の手順を説明する図である。また、第2図はこの考案の
実施例であるマトリックスメモリシステムの構成図であ
る。 BYTEO〜7・・・行方向RAM選択線、BITO〜
7・・・列方向RAM選択線。

Claims (1)

    【実用新案登録請求の範囲】
  1. アドレスバスが共通に接続された複数のRAMをマトリ
    ックスに配置し、行方向毎に1行のRAMへのアクセス
    を有効にする行方向RAM選択線と、列方向毎に1列の
    RAMへのアクセスを有効にする列方向RAM選択線と
    を備え、前記行方向RAM選択線または列方向RAM選
    択線のうち、何れか一方の選択線の行方向または列方向
    への順次駆動によりデータの書′き込みが行われ、且つ
    何れか他方の選択線の列方向または行方向への順次駆動
    によりデータの読み込みが行われるようにしたデータ変
    換用マトリックスメモリシステム。
JP16645583U 1983-10-28 1983-10-28 デ−タ変換用マトリツクスメモリシステム Pending JPS6074298U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16645583U JPS6074298U (ja) 1983-10-28 1983-10-28 デ−タ変換用マトリツクスメモリシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16645583U JPS6074298U (ja) 1983-10-28 1983-10-28 デ−タ変換用マトリツクスメモリシステム

Publications (1)

Publication Number Publication Date
JPS6074298U true JPS6074298U (ja) 1985-05-24

Family

ID=30364414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16645583U Pending JPS6074298U (ja) 1983-10-28 1983-10-28 デ−タ変換用マトリツクスメモリシステム

Country Status (1)

Country Link
JP (1) JPS6074298U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS502394A (ja) * 1973-05-15 1975-01-10

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS502394A (ja) * 1973-05-15 1975-01-10

Similar Documents

Publication Publication Date Title
JPS6034649U (ja) メモリ・アクセス・システム
JPS6074298U (ja) デ−タ変換用マトリツクスメモリシステム
JPS585146U (ja) 入力盤電極
JPS6122087U (ja) 表示制御回路
JPS6232453U (ja)
JPS647361U (ja)
JPS58100376U (ja) 学習用図表
JPS5828891U (ja) Crt表示装置
JPS60164252U (ja) データ処理装置
JPS5810135U (ja) 図形表示装置
JPS5828600U (ja) パルスモ−タ−の分配回路
JPS5990995U (ja) 表示装置
JPS5894197U (ja) 情報書込み器
JPS58124829U (ja) Crt表示装置
JPS63294595A (ja) キャラクタ・ジェネレ−タ
JPS5984586U (ja) 画像情報記憶装置
JPS5842880U (ja) 文字表示制御回路
JPH0187274U (ja)
JPS6431450U (ja)
JPS5860395U (ja) バツフア記憶装置
JPS58157383U (ja) 表示回路
JPS62117796U (ja)
JPS6047380U (ja) チヤネル変換制御装置
JPS58155033U (ja) 手書文字入力装置
JPS5885221U (ja) デイジタル出力マルチプレクサ