JPS63121889A - ビツトマツプ式表示装置 - Google Patents
ビツトマツプ式表示装置Info
- Publication number
- JPS63121889A JPS63121889A JP61268451A JP26845186A JPS63121889A JP S63121889 A JPS63121889 A JP S63121889A JP 61268451 A JP61268451 A JP 61268451A JP 26845186 A JP26845186 A JP 26845186A JP S63121889 A JPS63121889 A JP S63121889A
- Authority
- JP
- Japan
- Prior art keywords
- bitmap
- display
- display device
- storage section
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 12
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、表示装置に関し、特に、ビットブルト（ｂｉ
ｔｂｌｔ（ｂｉｔ ｂｌｏｃｋ ｔｒａｎｓｆｅｒ））
回路を使ってビットマツプによる画面表示を行う情報処
理装置に利用されるビットマツプ式表示装置に関する。
ｔｂｌｔ（ｂｉｔ ｂｌｏｃｋ ｔｒａｎｓｆｅｒ））
回路を使ってビットマツプによる画面表示を行う情報処
理装置に利用されるビットマツプ式表示装置に関する。
従来の技術
従来のこの種の表示装置では、第６図又は第８図に示さ
れるように、表示すべきデータが格納されたビットマツ
プ記憶部２と表示用バッファ３又はフォント記憶部４が
同一バス５上に構成されていたり、あるいはビットマツ
プ記憶部の一部が表示用バッファとして兼用されていた
りしていた。
れるように、表示すべきデータが格納されたビットマツ
プ記憶部２と表示用バッファ３又はフォント記憶部４が
同一バス５上に構成されていたり、あるいはビットマツ
プ記憶部の一部が表示用バッファとして兼用されていた
りしていた。
発明が解決しようとする問題点
しかしながら、従来の表示装置では、ビットマツプ記憶
部と表示用バッファ又はフォント記憶部が同一バスに接
続されているので、ビットマツプデータを表示バッファ
へ転送する場合には、第７図又は第９図に示されるよう
に２回のバスサイクルで１回の転送となるために、転送
速度がバスの転送能力の１／２以上にはならないという
欠点があった・ 本発明は従来の技術に内在する上記欠点を解消する為に
なされたものであり、従って本発明の目的は、複数個の
バスを用いてビットマツプ記憶部の如き記憶回路と表示
用バッファ等の如き他の記憶回路とを分離して独立に制
御することによって、データ転送速度を向上させ、表示
時間を短縮することを可能とした新規な表示装置を提供
することにある。
部と表示用バッファ又はフォント記憶部が同一バスに接
続されているので、ビットマツプデータを表示バッファ
へ転送する場合には、第７図又は第９図に示されるよう
に２回のバスサイクルで１回の転送となるために、転送
速度がバスの転送能力の１／２以上にはならないという
欠点があった・ 本発明は従来の技術に内在する上記欠点を解消する為に
なされたものであり、従って本発明の目的は、複数個の
バスを用いてビットマツプ記憶部の如き記憶回路と表示
用バッファ等の如き他の記憶回路とを分離して独立に制
御することによって、データ転送速度を向上させ、表示
時間を短縮することを可能とした新規な表示装置を提供
することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係るビットマツプ式
表示装置は、第１及び第２のバスと、該第１のバスに接
続されたビットマツプ記憶部の如き第１の記憶手段と、
前記第２のバスに接続された表示用バッファ、フォント
記憶部等の如き第２の記憶手段と、前記第１及び第２の
バスに接続され該第１及び第２のバスに対する制御を同
時に実行できるビットブルト回路とを具備して構成され
る。
表示装置は、第１及び第２のバスと、該第１のバスに接
続されたビットマツプ記憶部の如き第１の記憶手段と、
前記第２のバスに接続された表示用バッファ、フォント
記憶部等の如き第２の記憶手段と、前記第１及び第２の
バスに接続され該第１及び第２のバスに対する制御を同
時に実行できるビットブルト回路とを具備して構成され
る。
実施例
次に本発明をその好ましい各実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第１図は本発明の第１の実施例を示す基本的ブロック構
成図、第２図は第１図に示した基本構成を表示装置に適
用した場合のブロック構成図である。
成図、第２図は第１図に示した基本構成を表示装置に適
用した場合のブロック構成図である。
第１図、第２図を参照するに、本発明の第１の実施例は
、表示すべきデータを格納するビットマツプ記憶部２と
、表示バッファ３と、表示用ＣＲＴ８と、表示バッファ
３の内容を読み出して表示用ＣＲＴ８にビデオ信号を供
給するビデオコントローラ７と、ビットマツプ記憶部２
内での論理演算や転送あるいはビットマツプ記憶部２と
表示バッファ３の間の転送を行うビットプルｌ−（ｂｉ
ｔｂｉｔ）回路］−と、２つのバス５．６から成り、ビ
ットマツプ記憶部２とビットブルト回路１はバス５で接
続され、表示バッファ３とビットブルト回路１はバス６
で接続されている。
、表示すべきデータを格納するビットマツプ記憶部２と
、表示バッファ３と、表示用ＣＲＴ８と、表示バッファ
３の内容を読み出して表示用ＣＲＴ８にビデオ信号を供
給するビデオコントローラ７と、ビットマツプ記憶部２
内での論理演算や転送あるいはビットマツプ記憶部２と
表示バッファ３の間の転送を行うビットプルｌ−（ｂｉ
ｔｂｉｔ）回路］−と、２つのバス５．６から成り、ビ
ットマツプ記憶部２とビットブルト回路１はバス５で接
続され、表示バッファ３とビットブルト回路１はバス６
で接続されている。
ビットマツプ記憶部２から表示バッファ３へのデータ転
送の際には、まずビットブルト回路１はビットマツプ記
憶部２からデータを読み取る。次にビットブルト回路１
は、表示バッファ３へ１番目のデータを書き込むのと同
時に、ビットマツプ記憶部２か６２番目のデータを読み
取る６以下同様に、ビットブルト回路１はｎ番目のデー
タの表示バッファ３への書き込みとｎ−１番目のデータ
のビットマツプ記憶部２からの読み取りを並行して実行
する。
送の際には、まずビットブルト回路１はビットマツプ記
憶部２からデータを読み取る。次にビットブルト回路１
は、表示バッファ３へ１番目のデータを書き込むのと同
時に、ビットマツプ記憶部２か６２番目のデータを読み
取る６以下同様に、ビットブルト回路１はｎ番目のデー
タの表示バッファ３への書き込みとｎ−１番目のデータ
のビットマツプ記憶部２からの読み取りを並行して実行
する。
第５図は以上のバス動作を示すシーケンス図である。
第３図は本発明の第２の実施例を示す基本的ブロック構
成図、第４図は第３図に示された基本構成を表示装置に
適用した場合のブロック構成図である。
成図、第４図は第３図に示された基本構成を表示装置に
適用した場合のブロック構成図である。
第３図及び第４図を参照するに、本発明の第２の実施例
は、表示すべきビットマツプデータを格納するビットマ
ツプ記憶部２と、表示用バッファ３と、文字フォントが
格納されているフォント記憶部４と、表示用ＣＲＴ８と
、表示バッファ３の内容を読み出して表示用ＣＲＴ８に
ビデオ信号を供給するビデオコントローラ７と、ビット
マツプ記憶部２５表示バッファ３及びフォント記憶部４
の間でのビット列データの転送あるいは論理演算を行う
ピッ１−ブルト回路１から成り、これらの各要素はバス
５、バス６、バス９により相互に接続されている。
は、表示すべきビットマツプデータを格納するビットマ
ツプ記憶部２と、表示用バッファ３と、文字フォントが
格納されているフォント記憶部４と、表示用ＣＲＴ８と
、表示バッファ３の内容を読み出して表示用ＣＲＴ８に
ビデオ信号を供給するビデオコントローラ７と、ビット
マツプ記憶部２５表示バッファ３及びフォント記憶部４
の間でのビット列データの転送あるいは論理演算を行う
ピッ１−ブルト回路１から成り、これらの各要素はバス
５、バス６、バス９により相互に接続されている。
文字を表示用ＣＲＴ ８に表示する場合には、まずビッ
トブルト回路１はフォント記憶部４から１番目のデータ
を読み取る。次にビットブルト回路１はフォント記憶部
４からの２番目のデータの読み取りとビットマツプ記憶
部２への１番目のデータの書き込みを同時に行う。以下
同様にビットブルト回路１はｎ番目のデータの読み取り
とｎ−１番目のデータの書き込みを同時に行う。最後の
データの書き込みは単独で行われる。
トブルト回路１はフォント記憶部４から１番目のデータ
を読み取る。次にビットブルト回路１はフォント記憶部
４からの２番目のデータの読み取りとビットマツプ記憶
部２への１番目のデータの書き込みを同時に行う。以下
同様にビットブルト回路１はｎ番目のデータの読み取り
とｎ−１番目のデータの書き込みを同時に行う。最後の
データの書き込みは単独で行われる。
フォントの展開が終了したのち、ビットブルト回路１は
ビットマツプ記憶部２がら表示用バッファ３へ展開され
た文字のビット列を転送する。転送時の動作は文字フォ
ントの展開と同様にして行われる。
ビットマツプ記憶部２がら表示用バッファ３へ展開され
た文字のビット列を転送する。転送時の動作は文字フォ
ントの展開と同様にして行われる。
表示用バッファ３の内容はビデオコントローラ７により
常時読み出され表示用ＣＲＴ８に表示されており、表示
用バッファ３への文字のビット列の転送によりＣＲＴ８
への表示が行われる。
常時読み出され表示用ＣＲＴ８に表示されており、表示
用バッファ３への文字のビット列の転送によりＣＲＴ８
への表示が行われる。
発明の詳細
な説明したように本発明によれば、ビットマツプ記憶部
と表示バッファ及び／又はビットマツプ記憶部と文字フ
ォント記憶部のバスを分離し、ビットブルト回路により
２つのバスを同時に制御することにより、データの転送
速度を上げることができ、表示時間を短縮できる効果が
得られる。
と表示バッファ及び／又はビットマツプ記憶部と文字フ
ォント記憶部のバスを分離し、ビットブルト回路により
２つのバスを同時に制御することにより、データの転送
速度を上げることができ、表示時間を短縮できる効果が
得られる。
第１図は本発明の第１の実施例を示す基本的ブロック構
成図、第２図は第１図に示された基本構成を表示装置に
適用した場合のブロック構成図、第３図は本発明の第２
の実施例を示す基本的ブロック構成図、第４図は第３図
に示された基本構成を表示装置に適用した場合における
ブロック構成図、第５図は本発明の実施例におけるバス
の動作シーケンス図、第６図、第７図は従来におけるこ
の種の装置の一例を示すブロック図、バス動作シーケン
ス図、第８図、第９図は従来におけるこの種の装置の他
側を示すブロック図、バス動作シーケンス図である。 １・・・ビットブルト回路、２００．ビット、ツブ記憶
部、３．、、表示バッファ、４００．フォント記憶部、
５．６．９３０．バス、７９．。 ビデオコントローラ、８１００表示用ＣＲＴ第２図 第３図
成図、第２図は第１図に示された基本構成を表示装置に
適用した場合のブロック構成図、第３図は本発明の第２
の実施例を示す基本的ブロック構成図、第４図は第３図
に示された基本構成を表示装置に適用した場合における
ブロック構成図、第５図は本発明の実施例におけるバス
の動作シーケンス図、第６図、第７図は従来におけるこ
の種の装置の一例を示すブロック図、バス動作シーケン
ス図、第８図、第９図は従来におけるこの種の装置の他
側を示すブロック図、バス動作シーケンス図である。 １・・・ビットブルト回路、２００．ビット、ツブ記憶
部、３．、、表示バッファ、４００．フォント記憶部、
５．６．９３０．バス、７９．。 ビデオコントローラ、８１００表示用ＣＲＴ第２図 第３図
Claims (1)
- 第１のバスに接続された第１の記憶回路と、第２のバス
に接続された第２の記憶回路と、前記第１及び第２のバ
スに接続され前記第１及び第２の記憶回路を同時に制御
することができるビットブルト回路とを有することを特
徴としたビットマップ式表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268451A JPS63121889A (ja) | 1986-11-11 | 1986-11-11 | ビツトマツプ式表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268451A JPS63121889A (ja) | 1986-11-11 | 1986-11-11 | ビツトマツプ式表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63121889A true JPS63121889A (ja) | 1988-05-25 |
Family
ID=17458690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61268451A Pending JPS63121889A (ja) | 1986-11-11 | 1986-11-11 | ビツトマツプ式表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63121889A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275495A (ja) * | 1989-04-17 | 1990-11-09 | Seiko Instr Inc | 画像表示装置のスクロール方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59116845A (ja) * | 1982-12-23 | 1984-07-05 | Jeol Ltd | 画像デ−タ収集・転送方法 |
-
1986
- 1986-11-11 JP JP61268451A patent/JPS63121889A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59116845A (ja) * | 1982-12-23 | 1984-07-05 | Jeol Ltd | 画像デ−タ収集・転送方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275495A (ja) * | 1989-04-17 | 1990-11-09 | Seiko Instr Inc | 画像表示装置のスクロール方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| KR100285967B1 (ko) | 플래쉬 메모리를 이용한 데이터 저장장치 및 방법 | |
| JPH0433029A (ja) | メモリ装置とその駆動方法 | |
| JPS63121889A (ja) | ビツトマツプ式表示装置 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JPH1092172A (ja) | データ読取り／書込み機能を有する半導体メモリ装置 | |
| JPS62267793A (ja) | ビツトマツプデイスプレイ装置 | |
| JPS6247098A (ja) | 表示装置 | |
| JPS6175388A (ja) | 表示処理装置 | |
| JPS6011891A (ja) | 表示装置制御方式 | |
| JPS58144958U (ja) | メモリ制御装置 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPS62127793A (ja) | メモリ制御回路 | |
| JPS61129691A (ja) | ベクトル展開方式 | |
| JPS6219892A (ja) | 表示メモリのアクセス制御方式 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JPH07105347A (ja) | イメージデータ高速処理装置 | |
| JPS6180288A (ja) | 画像表示装置 | |
| JPS636644A (ja) | フレ−ムバツフアメモリ | |
| JPS61267793A (ja) | メモリ・アクセス方式 | |
| JPS60214387A (ja) | スクロ−ル画像の画面管理方式 | |
| JPS61174591A (ja) | グラフイツクデイスプレイ装置 | |
| JPH0536275A (ja) | Ｒａｍの単一ビツト書込み方式 | |
| JPS60173587A (ja) | デ−タ処理装置 |