JPS61174591A - グラフイツクデイスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画面メモリに対し図形を構成する画素データ
を記憶させ、この画素データを順次読出して表示部に図
形として表示するグラフィックディスプレイ装置に関す
・るものである。

（従来の技術〕 第２図は、従来のグラフィックディスプレイ装置におけ
る画面メモリ部の制御を行なう回路の一例を示す図であ
る０図において、１は図形を生成し、その図形情報を表
示用の画素データに変換する図形処理部、２は図形処理
部１からの命令に従って画面メモリ３の制御を行なう制
御部、３は画面メモリ、４は図形処理部１から出力され
る書込み用アドレス信号または同期制御部５から出力さ
れる表示用アドレス信号をセレクトして画面メモリ３に
対するアドレス信号として供給するセレク夕、５は同期
制御部、６は表示部（ＣＲＴ）である。

この構成において、画面メモリ３は表示部６の表示画素
数に一致した画素データを記憶するアドレスを有してい
る。すなわち、表示画素数がＮであれば、Ｎビットの画
素データを記憶するアドレスを有している。そして、こ
のＮビットの画素データは１アドレス当り例えば１６ビ
ツト単位で記憶されるようになっている。

このような画面メモリ３に対して任意の図形を表示させ
るための画素データを書込む場合、図形処理部１から制
御部２に対して書込み命令を出力する。さらに画面メモ
リ３に対して書込みアドレス信号と表示用画素データを
出力する。すると、書込み命令により、制御部２は画面
メモリ３を書込み可能な状態とし、同時にセレクタ４で
書込みアドレス信号が選択されて画面メモリ３へ出力さ
れるようにセレクタ４を制御する。これにより、書込み
アドレス信号で示されたアドレスに１６画素分の画素デ
ータが書込まれる。１つのアドレスにおける画素データ
の書込みが終了すると制御部２から図形処理部１に対し
て画素データの書込みが終了したことを示すＡＣＫ信号
が返される。このＡＣＫ信号により図形処理部１は次の
アドレスに対する書込み命令、書込みアドレス信号およ
び画素データを出力する。このような動作が繰返される
ことによって任意の図形の画素データが画面メモリ３に
書込まれる。

一方、表示動作においては、同期制御部５から出力され
ている表示用アドレス信号がセレクタ４によって選択さ
れて画面メモリ３に入力され、画面メモリ３に書込まれ
ている画素データが表示部６の表示速度に同期して遂次
続出され、表示部６に図形として表示される。

次に画面メモリ３のクリア動作について説明する。

書込み動作と同様に、図形処理部１から制御部２に対し
て書込み命令が出力され、画面メモリ３が書込み状態と
される。さらに書込みアドレス信号がセレクタ４によっ
て選択されて画面メモリ３に入力されると共に、クリア
用の書込みデータが画面メモリ３へ入力される。この時
の書込みデータの１６ビツトは、全て“Ｏ”である。ク
リア用書込みデータの書込みが完了すると制御部２から
書込み完了のＡＣＫ信号が図形処理部１へ出力される。

このＡＣＫ信号により、図形処理部１は次の書込み命令
と書込みアドレス信号および“Ｏ″の書込みデータを出
力する。この動作を画面メモＩ７３の全アドレスに対し
て実行することにより、画面メモリ３の全アドレスには
０″のデータが書込まれ、クリア状態となる。

〔発明が解決しようとする問題点〕

ところが、上述した従来のグラフィックディスプレイ装
置では、画面クリアのために画面メモリの全アドレスに
対して“０”のデータを書込むようにしている。このた
め、画面メモリとしてダイナミックメモリを用いた場合
には画面クリア処理に長時間を要し、各種の画像処理に
支障を起こすなどの問題点があった。

本発明は上記のような問題点を解決するためになされた
もので、画面クリア処理を短時間のうちに終了すること
ができるグラフィックディスプレイ装置を提供すること
にある。

〔問題点を解決するための手段〕

本発明は、画面メモリのアドレスと１対１に対応するア
ドレスを存し、画面メモリの各アドレスに対する表示用
画素データの書込み時にこの書込み画素データの論理和
データが書込まれ、画面メモリの各アドレスに対する画
面クリア用画素データの書込み時に上記論理和データが
読出される画面クリア用メモリと、画面メモリの各アド
レスに対する画面クリア用画素データの書込み時に前記
画面クリア用メモリから読出される論理和データが表示
用画素データの未記録状態を示していれば画面クリア用
画素データの書込みアドレスを次のアドレスにジャンプ
させる指示を行なう制御手段を設けたものである。

〔作用〕

画面メモリの１つのアドレスに書込まれる複数画素分の
画素データに１つでも“１′″の画素があれば、画面ク
リア用メモリの対応するアドレスには“１”のデータが
書込まれる。この“１″のデータは“０”の画面クリア
用画素データを書込むときに読出されるが、このとき画
面クリア用メモリの読出しデータが“Ｏ″であれば、す
でにクリア状態となっていることを示しているので画面
クリア用画素データの書込みは次のアドレスにジャンプ
させられる。従って、画面メモリのアドレスのうち”１
”の画素データが書込まれているアドレスについてのみ
画面クリア用画素データが書込まれることになる。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１は図形を生成し、その図形情報を表示用
の画素データに変換する図形処理部、２は図形処理部ｌ
からの命令に従って画面メモリ３と画面クリア用メモリ
７の制御を行なう制御部、３は画面メモリ、４は画面メ
モリのアドレスをセレクトするセレクタ、５は同期制御
部、６は表示部（ＣＲＴ）　、７は画面メモリのアドレ
スとｌ対ｌに対応するアドレスを有し、各アドレスには
１ビツトのデータ記憶するエリアを有する画面クリア用
メモリ、８は画面クリア用メモリ７に対する書込みデー
タを生成する１６ビツトのオア回路である。

この構成において、まず画面メモリ３と画面クリア用メ
モリ７への書込み動作について説明する。

書込み動作においては、まず図形処理部１から画面メモ
リ３に対する書込み命令が制御部２へ入力される。この
書込み命令は画面クリア用メモリ７に対する書込み命令
でもあり、制御部２はこの命令を受けると画面メモリ３
と画面クリア用メモＩ７７を書込み状態にする。次に、
図形処理部１から書込みアドレス信号が発せられ、この
書込みアドレス信号に従って画面メモリ３には１６画素
分の表示用画素データ（１６ビツト）が書込まれる。

この時、書込みアドレス信号は画面クリア用メモリ７に
も共通の書込みアドレス信号として入力され、データ入
力には１６ビツトの表示用画素データの論理和をとった
１ビツトのデータが書込まれる。

すなわち、画面メモリ３の１アドレスに対する１６画素
分の画素データ（１６ビツト）のうち１ピントでも“１
”が存在する場合は、画面クリア用メモリ７の同一アド
レスには論理和データとして“１”が書込まれ、それ以
外の場合は“０”が書込まれる。

一方、表示動作は従来の装置における動作と全く同様に
行なわれるが、この時は画面クリア用メモリ７の読出し
動作は行なわれない。

次に、画面メモリ３のクリア動作について説明する。

クリア動作においては、図形処理部１からクリア命令、
書込み命令、書込みアドレス信号、全ビットが“０”の
書込みデータが出力される。クリア命令が出力されると
、書込み命令があっても画面クリア用メモリ７は書込み
状態とならずに、読出し状態となる。そして、画面メモ
リ３に対する口込みアドレス信号によってその記憶内容
である論理和データが読出され、その読出しデータは制
御部２へ入力される。制御部２は画面クリア用メモリ７
から読出したデータが“１″であった場合は画面メモリ
３を書込み状態とし、この時の書込みアドレス信号で指
定されているアドレスの全ビットに“Ｏ”のデータを図
形処理部１から書込ませる。書込みが完了すると、制御
部２は図形処理部１に対して書込み完了のＡＣＫ信号を
返送する。

すると、図形処理部１は次のクリア命令、書込み命令、
書込みアドレス信号、全ビットが“Ｏ”の書込みデータ
を同様にして出力する。一方、画面クリア用メモリ７か
ら読出したデータが“０”であった場合、制御部２はそ
のアドレスに対応する画面メモリ３の１６ビツトのデー
タは、すでに全ビットが“０”であるので、画面メモリ
３を書込み状態とせず、直ちに図形処理部１に対して書
込み完了のＡＣＫ信号を返送する。すると、図形処理部
１は次のアドレスに対するクリア命令、書込　　。

み命令、書込みアドレス信号、全ビットが“０”の書込
みデータを出力するようになる。

これらの動作を画面メモリ３の全アドレスに対して実行
することにより、画面メモリ３はクリアされる。すなわ
ち、画面メモリ３のクリア動作においては、画面メモリ
３の全アドレスのうち１６画素分のデータ中に１つでも
“１”が書込まれているアドレスについてのみ画面クリ
ア用の′″０”のデータを書込む処理が行なわれ、それ
以外のアドレスに対しては“Ｏ”のデータの書込みは実
行されない。

従って、“０”のデータの書込みを実行しない分だけ画
面クリア処理を短縮することができる。

なお、上記実施例では、画面クリア用メモリ７の１ビツ
トに対して画面メモリ３の１６ビツトを対応させる場合
について説明したが、１６ビツト以上を対応させた場合
にはさらに効果的である。

一方、複数の画面メモリを用いて１つの表示画素を複数
ビットで表示し、書込み画面メモリ群と表示画面メモリ
群が独立し、一方の画面メモリの書込み動作が終了した
時点で、他方の画面メモリを書込み画面メモリに切換る
ようなダブル画面メモリ構造を採用したグラフィックデ
ィスプレイ装置においても同様に適用できるものである
。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、“１″
の画素データを書込んだ画面メモリのアドレスについて
のみ“Ｏ”の画面クリア用データを書込むようにしたた
め、その書込み処理数が大幅に少な（なり、ダイナミッ
クメモリ等を使用した場合でも画面クリア処理を短時間
のうちに終了することができるようになり、画像処理性
能の向上が図れるなどの効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるグラフィックディス
プレイ装置の画面メモリの制御回路、第２図は従来のグ
ラフィックディスプレイ装置の画面メモリの制御回路で
ある。 １・・・図形処理部、２・・・制御部、３・・・画面メ
モリ、４・・・セレクタ、５・・・同期制御部、６・・
・表示部、７・・・画面クリア用メモリ、８・・・オア
回路。

Claims (1)

【特許請求の範囲】
1. １アドレス当り複数画素の画素データを記憶可能な画面
   メモリを有し、この画面メモリに対して表示すべき図形
   の画素データを書込んだ後、表示部の表示速度に同期し
   たアドレス信号によって各アドレスの画素データを読出
   して表示部に表示するグラフィックディスプレイ装置に
   おいて、前記画面メモリのアドレスと１対１に対応する
   アドレスを有し、画面メモリの各アドレスに対する表示
   用画素データの書込み時にこの書込み画素データの論理
   和データが書込まれ、画面メモリの各アドレスに対する
   画面クリア用画素データの書込み時に上記論理和データ
   が読出される画面クリア用メモリと、画面メモリの各ア
   ドレスに対する画面クリア用画素データの書込み時に前
   記画面クリア用メモリから読出される論理和データが表
   示用画素データの未記録状態を示していれば画面クリア
   用画素データの書込みアドレスを次のアドレスにジャン
   プさせる制御手段を備えて成るグラフィックディスプレ
   イ装置。