JPS63256991A - 編集記憶装置 - Google Patents
編集記憶装置Info
- Publication number
- JPS63256991A JPS63256991A JP62092223A JP9222387A JPS63256991A JP S63256991 A JPS63256991 A JP S63256991A JP 62092223 A JP62092223 A JP 62092223A JP 9222387 A JP9222387 A JP 9222387A JP S63256991 A JPS63256991 A JP S63256991A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage device
- priority
- editing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、記憶装置に関し、特に、データが０のアドレ
スのみにデータを重ね書きすることを可能とする編集記
憶装置に関する。
スのみにデータを重ね書きすることを可能とする編集記
憶装置に関する。
従来、この種のデータ重ね合せを行なう装置は、第４図
に示す様に重ね合せしないだけのデータ数分のレジスタ
を用意しておき、優先度の一番高いデータをマルチプレ
クスして出力する構成をとっていた。
に示す様に重ね合せしないだけのデータ数分のレジスタ
を用意しておき、優先度の一番高いデータをマルチプレ
クスして出力する構成をとっていた。
第４図は従来例で、１０〜１３はＤＯＷＮカウンタ、１
４〜１８はシフトレジスタ、１つは優先順位マルチプレ
クサである。
４〜１８はシフトレジスタ、１つは優先順位マルチプレ
クサである。
第５図は、第４図の装置を使ってパターン表示を行った
例である。第５図２０は、２１−２５の重ね合せで構成
される表示パターン。２１は優先度の最も高いスプライ
ト（動画）、２２は次に優先度の高いスプライト、２３
は３番目に優先度の高いスプライト、２４は４番目の優
先度のスプライト、２５は静止画で優先度は最も低い。
例である。第５図２０は、２１−２５の重ね合せで構成
される表示パターン。２１は優先度の最も高いスプライ
ト（動画）、２２は次に優先度の高いスプライト、２３
は３番目に優先度の高いスプライト、２４は４番目の優
先度のスプライト、２５は静止画で優先度は最も低い。
第４図の装置を使って、第５図２０に示すパターン表示
を行なう場合、各スプライト（動画）の表示開始点ＸＰ
をＤＯＷＮカウンタに格納しておき、表示開始と同時に
、１ドツトごとにＤ ＯＷＮカウンタをＤＯＷＮＬ、Ｄ
ＯＷＮカウンタか０になったときにそのスプライトに対
応したシフトレジスタを動かし、第４図マルチプレクサ
１９への入力とし、優先順位の高いスプライトデータが
優先される構成をとっていた。つまり、優先度の高いス
プライトのデータが全べて０のところだけに、優先度の
低いスプライトか表示される。
を行なう場合、各スプライト（動画）の表示開始点ＸＰ
をＤＯＷＮカウンタに格納しておき、表示開始と同時に
、１ドツトごとにＤ ＯＷＮカウンタをＤＯＷＮＬ、Ｄ
ＯＷＮカウンタか０になったときにそのスプライトに対
応したシフトレジスタを動かし、第４図マルチプレクサ
１９への入力とし、優先順位の高いスプライトデータが
優先される構成をとっていた。つまり、優先度の高いス
プライトのデータが全べて０のところだけに、優先度の
低いスプライトか表示される。
この構成では表示したいスプライトの数だけのＤＯＷＮ
カウンタ、シフトレジスタを用意しておかなくてはなら
ず、表示したいスプライトの数を増やすとき、ハードウ
ェアが非常に大きくなるという欠点があった。
カウンタ、シフトレジスタを用意しておかなくてはなら
ず、表示したいスプライトの数を増やすとき、ハードウ
ェアが非常に大きくなるという欠点があった。
上述した従来のデータの重ね合せ装置が、重ね合せデー
タ数が多くなると、ハードウェアが大きくなったのに対
して、本発明は、ハードウェアを大きくすることなしに
、いくつものデータ重ね合せを可能にするという独創的
内容を有する。
タ数が多くなると、ハードウェアが大きくなったのに対
して、本発明は、ハードウェアを大きくすることなしに
、いくつものデータ重ね合せを可能にするという独創的
内容を有する。
Ｃ問題点を解決するための手段〕
本発明の編集記憶装置は、書き込もうとしたアドレスに
既に書かれているデータの各ビットがすべて０、すなわ
ちデータが０のときのみ、書き込みを可能とすることに
よりデータの重ね合せを１つの記憶装置で実現している
。
既に書かれているデータの各ビットがすべて０、すなわ
ちデータが０のときのみ、書き込みを可能とすることに
よりデータの重ね合せを１つの記憶装置で実現している
。
第１図は本発明の一実施例を示すブロック図である。第
２図は書き込み時の第１図の各部のタイミングチャート
、第３図は読み出し時の第１図の各部のタイミンクチャ
ートである。１は本発明の編集記憶装置、２は記憶装置
、３は書き込みパルス発生回路、４は書き込み許可信号
発生回路、５は出力データオール０検出回路である。
２図は書き込み時の第１図の各部のタイミングチャート
、第３図は読み出し時の第１図の各部のタイミンクチャ
ートである。１は本発明の編集記憶装置、２は記憶装置
、３は書き込みパルス発生回路、４は書き込み許可信号
発生回路、５は出力データオール０検出回路である。
データ書き込み時は、第２図に示す様に、第１図アドレ
ス１０１で指定された記憶装置２の出力データ１０３の
各ビットがオール０のときのみ、０検出回路５の出力信
号１０４がアクティブとなる。例えば、データかｎビッ
トであればｎ入力のＮＯＲ回路を用いれば実現できるこ
のとき書き込みタイミング１０６で、書き込みパルス１
０８がアクティブとなり、入力データが書き込まれる。
ス１０１で指定された記憶装置２の出力データ１０３の
各ビットがオール０のときのみ、０検出回路５の出力信
号１０４がアクティブとなる。例えば、データかｎビッ
トであればｎ入力のＮＯＲ回路を用いれば実現できるこ
のとき書き込みタイミング１０６で、書き込みパルス１
０８がアクティブとなり、入力データが書き込まれる。
出力データ１０３のどれか１ビツトで゛も１のときは、
０検出回路５の出力１０４はアクティブとならず、入力
データは書き込まれない。また、データ書き込みタイミ
ングでは、クリア信号１０５は、ＬＯＷにしておく。
０検出回路５の出力１０４はアクティブとならず、入力
データは書き込まれない。また、データ書き込みタイミ
ングでは、クリア信号１０５は、ＬＯＷにしておく。
次に編集されたデータを読み出すときは、第３図に示す
様に、入力データ１０２をＯ、クリア信号１０５をアク
ティブにしておく。これにより、読み出し完了後記憶装
置内のデータをクリアすることができる。
様に、入力データ１０２をＯ、クリア信号１０５をアク
ティブにしておく。これにより、読み出し完了後記憶装
置内のデータをクリアすることができる。
なお繰り返し読み出しを行なう場合は、書き込みパルス
発生回路３であるＡＮＤ回路を３人力ＡＮＤ回路として
、２人力は第１図と同じに接続し追加した１人力へ繰り
返し読み出しとしてローレベル信号を入力すればよい。
発生回路３であるＡＮＤ回路を３人力ＡＮＤ回路として
、２人力は第１図と同じに接続し追加した１人力へ繰り
返し読み出しとしてローレベル信号を入力すればよい。
第１図に示す実施例を用いて、第５図２０に示すパター
ンを表示させる場合は、まず２１のパターンデータを書
き込み、次に、２２，２３．２４２５という順で、パタ
ーンデータを重ね書きしておいて読み出せばよい。また
、さらに複雑な重ね合せのパターンを表示させる場合で
も、優先度の高いパターンから順に書き込めば、パター
ンの数に制限されることなく同一のハードウェアで実現
できる。
ンを表示させる場合は、まず２１のパターンデータを書
き込み、次に、２２，２３．２４２５という順で、パタ
ーンデータを重ね書きしておいて読み出せばよい。また
、さらに複雑な重ね合せのパターンを表示させる場合で
も、優先度の高いパターンから順に書き込めば、パター
ンの数に制限されることなく同一のハードウェアで実現
できる。
以上説明したように本発明は、記憶装置のデータ出力部
に０検出回路及び０検出したときのみ書き込み許可信号
を発生する回路を有することにより、１つの記憶装置で
いくつものデータの重ね合せを実現する効果がある。
に０検出回路及び０検出したときのみ書き込み許可信号
を発生する回路を有することにより、１つの記憶装置で
いくつものデータの重ね合せを実現する効果がある。
第１図は本発明の編集記憶装置の一実施例を示すブロッ
ク図、第２図は本発明の実施例を用いたときのデータ書
き込みタイミングチャート、第３図は本発明の実施例を
用いたときのデータ読み出しタイミンクチャート、第４
図は従来の編集装置の例を示すブロック図、第５図は重
ね合せ表示を行ったときの例を示す図である。
ク図、第２図は本発明の実施例を用いたときのデータ書
き込みタイミングチャート、第３図は本発明の実施例を
用いたときのデータ読み出しタイミンクチャート、第４
図は従来の編集装置の例を示すブロック図、第５図は重
ね合せ表示を行ったときの例を示す図である。
１・・・本発明の編集記憶装置、２・・・記憶装置、３
・・・書き込みパルス発生回路、４・・・書き込み許可
信号発生回路、５・・・出力データオールＯ検出回路、
＝６− １０〜１３・・・従来例スプライトＤＯＷＮカウンタ、
１４〜１８・・・シフトレジスタ、１９・・・優先順位
マルチプレクサ。
・・・書き込みパルス発生回路、４・・・書き込み許可
信号発生回路、５・・・出力データオールＯ検出回路、
＝６− １０〜１３・・・従来例スプライトＤＯＷＮカウンタ、
１４〜１８・・・シフトレジスタ、１９・・・優先順位
マルチプレクサ。
Claims (1)
- 【特許請求の範囲】 データの重ね合せ編集を行なう記憶装置において、前記
記憶装置の出力データが０であることを検出出力する。 検出回路と、前記０検出回路の出力信号により前記記憶
装置の書き込み許可信号を出力する回路とを有すること
を特徴とする編集記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62092223A JPS63256991A (ja) | 1987-04-14 | 1987-04-14 | 編集記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62092223A JPS63256991A (ja) | 1987-04-14 | 1987-04-14 | 編集記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63256991A true JPS63256991A (ja) | 1988-10-24 |
Family
ID=14048441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62092223A Pending JPS63256991A (ja) | 1987-04-14 | 1987-04-14 | 編集記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63256991A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01274193A (ja) * | 1988-04-26 | 1989-11-01 | Ricoh Co Ltd | 画像処理装置 |
| JP2006003474A (ja) * | 2004-06-15 | 2006-01-05 | Sharp Corp | 表示制御装置および画像合成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059388A (ja) * | 1983-09-12 | 1985-04-05 | 横河電機株式会社 | ラスタ・スキャン型ｃｒｔ表示装置 |
-
1987
- 1987-04-14 JP JP62092223A patent/JPS63256991A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059388A (ja) * | 1983-09-12 | 1985-04-05 | 横河電機株式会社 | ラスタ・スキャン型ｃｒｔ表示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01274193A (ja) * | 1988-04-26 | 1989-11-01 | Ricoh Co Ltd | 画像処理装置 |
| JP2006003474A (ja) * | 2004-06-15 | 2006-01-05 | Sharp Corp | 表示制御装置および画像合成方法 |
| JP4605585B2 (ja) * | 2004-06-15 | 2011-01-05 | シャープ株式会社 | 表示制御装置および画像合成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2522258B2 (ja) | 信号処理装置 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPS5962971A (ja) | 色柄発生装置 | |
| JPS6067990A (ja) | 密度変換機能を有する画情報処理装置 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JP3145477B2 (ja) | 子画面表示回路 | |
| JP3036112B2 (ja) | 多画面表示装置 | |
| JPS5862686A (ja) | 画像メモリ装置 | |
| KR900003148B1 (ko) | 일시 화상 기억형 모니터 인터페이스 | |
| JPS6231889A (ja) | 画像表示装置 | |
| JPS60128493A (ja) | 表示制御方式 | |
| JPH01112449A (ja) | 速度変換メモリ装置 | |
| JPS587181A (ja) | 表示装置 | |
| JPH031775A (ja) | 磁気記録再生装置のスーパーインポーズ装置 | |
| JPS629392A (ja) | 表示制御回路 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPS6031178A (ja) | 表示制御装置 | |
| JPS6187193A (ja) | メモリ装置 | |
| JPS61267786A (ja) | カ−ソルデ−タ処理回路 | |
| JPS59119387A (ja) | デイスプレイ表示制御方式 | |
| JPH02296293A (ja) | 画面表示装置 | |
| JPS59124374A (ja) | Ｃｒｔデイスプレイ装置 | |
| JPH05258052A (ja) | ２次元データ回転レジスタ回路 | |
| JPS62131291A (ja) | カラ−モニタにおけるカ−ソル表示方式 | |
| JPS61174591A (ja) | グラフイツクデイスプレイ装置 |