JPS6059388A - ラスタ・スキャン型crt表示装置 - Google Patents
ラスタ・スキャン型crt表示装置Info
- Publication number
- JPS6059388A JPS6059388A JP58167936A JP16793683A JPS6059388A JP S6059388 A JPS6059388 A JP S6059388A JP 58167936 A JP58167936 A JP 58167936A JP 16793683 A JP16793683 A JP 16793683A JP S6059388 A JPS6059388 A JP S6059388A
- Authority
- JP
- Japan
- Prior art keywords
- video memory
- signal
- video
- scan type
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔発明の属Jる技術分野〕
本発明は、ラスタ・スキャン型CRT表示装置に関りる
ものである。更に詳述りれば、画像メモリへのデータの
書込みに改良を加えたラスタ・スキャン型CRI−表示
装置に関づるものである。 〔従来技術の説明〕 一般に、ラスタ・スキャン型CRT表示装置(以F単に
CRT表示装置と略す)の特徴の一つとして、しレクア
イブ・イレーズ(部分消去)機能がある。ところが、従
来のレレクティプ・イレース′機OLは、消したくない
部分まで消しcしよう欠点がある。まず、この問題点が
生じる理由がら説明を行なう。 第1図は、従来のカラーCRT表示装置にお(プる映像
メモリの周辺部のブロック図を示したものである。同図
において、1はマイクロブ]コセッサ、2は映像メモリ
制御回路、3はベクタ・ジェネレータ、4はCRT’コ
ントローラ、M1〜M4は映像メモリ、P1〜P4は並
列直列変換器、5はカラー・ルック・アップ・デープル
(Co l OrL o o k U l) ’T’
a b l e 以下単にしU−rと略す)、Dτ、D
g、Dbはデジタル・アナ(ニ1グ変換器(以1:単に
1〕/△変換器と略す)、7はCR1−である。なお、
第1図では、同期信号部は省略して描いである。 第1図においCは、画面4層分の映像メモリの場合を例
として描いたものであるが、原理的には、映像メモリは
何層でも良い。 ここで、映像メモリ制御回路2の機能は、(1) CR
Tフン1−ローラ4やベクタ・ジェネレータ3やマイク
1−1プロセツザ1等が、映像メモリM I−M aを
アクセストるとさの優先瓜の」ントロールを行なう。 (2) 予めマイクロブ
ものである。更に詳述りれば、画像メモリへのデータの
書込みに改良を加えたラスタ・スキャン型CRI−表示
装置に関づるものである。 〔従来技術の説明〕 一般に、ラスタ・スキャン型CRT表示装置(以F単に
CRT表示装置と略す)の特徴の一つとして、しレクア
イブ・イレーズ(部分消去)機能がある。ところが、従
来のレレクティプ・イレース′機OLは、消したくない
部分まで消しcしよう欠点がある。まず、この問題点が
生じる理由がら説明を行なう。 第1図は、従来のカラーCRT表示装置にお(プる映像
メモリの周辺部のブロック図を示したものである。同図
において、1はマイクロブ]コセッサ、2は映像メモリ
制御回路、3はベクタ・ジェネレータ、4はCRT’コ
ントローラ、M1〜M4は映像メモリ、P1〜P4は並
列直列変換器、5はカラー・ルック・アップ・デープル
(Co l OrL o o k U l) ’T’
a b l e 以下単にしU−rと略す)、Dτ、D
g、Dbはデジタル・アナ(ニ1グ変換器(以1:単に
1〕/△変換器と略す)、7はCR1−である。なお、
第1図では、同期信号部は省略して描いである。 第1図においCは、画面4層分の映像メモリの場合を例
として描いたものであるが、原理的には、映像メモリは
何層でも良い。 ここで、映像メモリ制御回路2の機能は、(1) CR
Tフン1−ローラ4やベクタ・ジェネレータ3やマイク
1−1プロセツザ1等が、映像メモリM I−M aを
アクセストるとさの優先瓜の」ントロールを行なう。 (2) 予めマイクロブ
【コセツザ1等によりレジスタ
に設定されたデータに応じて映像メモリM+〜M4への
データや層(l ayer)(7)指定、アドレスの切
替を行なう。 (3) タイミングコントローラ(内臓している)より
RAS1.σW】信号の発生等、を行なう。 映像メモリM1〜M4には、CRT7に表示されるべき
図形データが書込まれる。このデータは一般にn(8〜
32)ピッ1ル並列に読みだされ、並列直列変換される
。 映像メモリM1〜M4の各層から読みだされ、並列直列
変換器1〕1〜P、+により変換された直列データは、
L U T 5において、予めマイクロブロセッ1ノ1
等により指定されたデータに変換され、各IQ(Red
、(3reen、131ue)hJにD/A変換され映
像信号としてCRT7に出力される。 第1図て゛は、1ドツトに各々4ビツトのメモリが割当
てられているので2−16色の同時表示がCきる。 しかし、以上のような従来手段は次の問題点を41して
いる。 基本的に、カラーの両面は一枚しかない(第1図の場合
は4層で一画面)ので図形を重ね合せて描いた場合、後
から描いた図形が優先して表示される。一方、第2図に
示すように、丸と三角よりなる成る図形(8図)に、重
ねて直線を描き(b図)、その後この直線を消去して表
示した場合(0図)、元の図形(8図)のうち直線と車
なっていた部分が消えてしまい、完全に元に戻すことが
Cきないことである。 〔本発明の目的〕 本発明は、このような欠点を解決したものであり、その
目的は、データに優先度をつりることにより、元の図形
の劣化を防ぐことを実用したラスタ・スキャン型CRI
−表示装置を提供することにある。 (本発明の概要) 本発明は、ラスタ・スキャン型CRT表示装置の動作を
行なわせる少なくともマイク[1ブロセツ9を含むコン
トロール手段と、このコントロール手段からの信号を導
入して次段へ制御信号を出力づる映像メモリ制御回路と
、nピッ]〜からなる図形データを記憶づる複数層より
なる映像メモリと、この映像メモリからの信号を導入し
てこの信号を直列の信号に変換する並列直列変換器と、
この並列直列変換器からの信号をビデオ信号に変換づる
手段と、このビデオ信号を影像化するC RTとを備え
た装置において、 更に、映像メモリからnピットの図形データを導入する
とともにこの導入したnビット中から適切なヒラ1への
信号を選択して次段へ転送するマルチプレクサと、比較
器(11)とを具備し、新しい図形データを前記映像メ
モリに書込む際に、この映像メモリから当該アドレスに
おける既に格納されている図形データを読み出し、マル
チプレクリにて映像メモリ制御回路から指定されたビッ
トを選び、比較器により予め設定しであるデータと比較
してその結果に基づき新しい図形データを映像メモリへ
書込むか否かを制御するようにしたラスタ・スニ1−ヤ
ンをCRI−表示装賀一(d5る。 〔実施例による説明〕 以下図面を用いて、本発明を4廁に説明りる。 第3図は、本発明に係るラスタ・スキャン型CR1−表
示装置の構成例を示した図(′ある。同図にJ3りる構
成素子のうら、第1図のものど)九通りるものには、同
一の番号を1寸しであるが、それらを含めて、部品番号
とイの名称を説明する。i T;i、マイクロプロしツ
リ、2は映像メモリルリ御回路、3(よベクタ・ジェネ
レータ、4GまCl′?、l−コン1〜し1−ラ、M
+ ” M 4は映1f+メモリ、P1〜Pdは並列直
列変換器、5はLtJ王(Color 1ooklJp
’Fable)、Dr、I)a、DbはD/A変換器
、7はOR’l−である。この構成素子の他に第3図で
は、次の素子がイ1加されている。11は比較器、12
は比較データレジスタ、13はゲート回路、1/Iは七
−ド指定レジスタ(以下単にA/△と略づ・・・これは
後述り”る〈イ)又は(]1)のモードを選択Jる1)
のである〉、81〜[3,lはn:1のマルチプレクサ
C゛ある。 マイクロプロセッサ1からは各種の制御信号が、ベクタ
・ジェネレータ37Jr +らはCR’T上に表示りる
文字、図形等に関り”る信号が、OR王コン1〜D−ラ
4からはCRT 7に図形等を適切に表示づるための各
種の信号のタイミングをとる制御4:J号が映像メモリ
制御回路2へ加えられる。 一方、この映像メモリ制御回路2からは、信号D I、
RAS、CAS、ADRが映像メモリM+〜M4へ加え
られるとともに[1ピツ1〜の信号中とのピッ1〜を選
択するかを決める信号Cをマルチブレクリ−13+”B
aへ加える。更にグー1〜回路13を介して、W[信号
を映像メモリM1〜M4へ加えている。 映像メモリM+〜M4は、1層あたりnヒラ1〜の信号
を並列直列変換器1〕1〜P4とマルチプレクサt3+
”Baへ加えている。 フルヂブレク]ノ81〜B4は、映像メモリ制御回路2
からの信号Cにしたがって、前記野人したnピッ1へ中
通9ノなピッ(−の信号を選択し又比較器11へ転送づ
る。 比較器11では、予めマイク1」ブロレツ(Jl等によ
り指定された比較データを比較データレジスタ12を介
して導入し、この比較データとマルチマルチプレクサB
+−□B4IJ”うの信号と比較して、ぞの結果によ
り信号をゲート回路13へ1111えしいる。 各並列直列変換器1〕1〜1〕4からの信号1よIU王
5を介してD/A変換器に導入される。ここで、アナI
]グのビデオ信号に変換され、CR’l−7にC映像化
される。 以上のように構成された第3図の装置の動作は、次の如
くである。 マイクロブ[ルツv1やベクタ・ジェネレータ3等が、
映像メモリMl〜〜14の成るドラ1へにカラーコード
を書込もうとりる場合に、そのドツトのアドレスが指定
されると、そのアドレスに43りる既に格納さね(いる
「1ビツトの図形データが各映像メモリM1〜M4より
出力され、マルチプレフナ81〜B4に加えられる。マ
ルチブレクリB電〜B4には、nピッ1−中どのピッ1
〜を選択づるかを決める信M Qが映像メモリ制御回路
2よりりえられる。これによりマルチプレク→]81〜
B,Iは、マイクロプロセッサ1、ベクタ・ジェネレー
タ3等が指定したドツトを出力する。換言すれば、信号
A D Rと信号Cとにより映像メモリM1〜M4へ古
き込むべきドラ1〜のアドレスが決定される。 このデータは比較器110入力となる。 一方、比較データレジスタ′12には、予めマイクロプ
ロセッサ1等により比較づべさデータを川きこんでおく
。この比較データレジスタ12のデータとマルチプレク
リの出力とを比較器11で比較し、その結果によりグー
[・回路13で、映像メモリM,−M,のWE(ライ1
〜・イネーブル)信号を制御する。なd3、グー1〜回
路13によらず、映像メモリ制御回路2内にこのゲート
回路13の機能を持lこぜるようにしてもよい。 例えば、 (イ) 比較データレジスタ12の内容と、マルチプレ
クサB+〜B4の出力が一致した場合にWE倍信号イネ
ーブルにする。 (ロ) 比較データレジスタ12の内容とマルブブレク
丈81〜B4の出力が異なる場合にWE倍信号イネーブ
ルにMる。 この2通りが脅えられる。ここで、(イ)、(]」)の
どちらを選ぶかは、マイクロプロ廿ツザ1により指定す
る。(イ)の場合は、読みIごしたデータと比較データ
が一致した場合にのみ、新しいデータが映像メモリM1
〜M4に書かれる。一方、([])の場合【、1、読み
だしたデータと比較データが一致しない場合にのみ新し
いデータが書かれる。 以−トが第3図の装置の動作説明であるが、更に、第4
図と第5図を用いて具体的に説明づる。 第4図は、本発明に係るラスタ・スキャン型CI’<
T表示駅間を用いて、例えば、“青色の直線に赤い円を
重ねて描さ、後にこの赤い円を浦す″という場合の動作
を説明するだめの図である。 ■ この場合、Δ/人14を介して比較器11を前記し
た(イ)のモードに指定しておく。 ■ 背n色(二股に黒の場合が多い)を比較データレジ
スタ12に書きこむ。 ■ 赤色で円を描くと背景色のドラ1−には赤色のデ′
−夕が書込まれるが青色のドツトはでのままになるので
第4図(b)のように青い直線の後に赤い円が書かれて
見える。 ■ 次に、この赤い円を消しIこい場合に、比較データ
レジスタ12には赤色データを設定りる。 ■ 背景色で同じ円を描くと、赤色のドツトのみが背景
色に変るので第4図(a)のように青の直線は完全な形
で残る。 更に、この特徴を利用して本発明によれば、色の優先度
を指定できることを第5図を用いC説明りる。 ■ この場合、比較器11を前記した(口)のモードに
指定しでJ5 <。 ■ 第5図(a)のように赤色の丸(R)と青色の三角
(B)を表示したとづる。 ■ 比較データを青に設定りる。 ■ 例えば、今度は黄色で直線<Y)を描くと覆ると、
直線」二で青以外のドツトは黄色に書かれるので第5図
(b)のように黄色の直線は赤色の前、W7色の後に1
6’+かれて−見える。 このように(Ll)のモードを用いると成る色の後、そ
れ以外の色の前に重なるように見える図形を描くことが
できる。 なお、以上の説明Cは、カラー表示を例にとつC説明し
たが、これに限定するわ(プではなく、単色のCI’<
Tの場合(−・も本発明は成立Jる。ただし、カラー
表示の方が本発明の効果をより有効に利用し得ると乙え
る。 なお、以上の動作説明r本発明を充分J!I! PI?
4・さると思われるが、参考までに第3図装置のタイ
ムヂ(・−1〜を第6図に示す。ただし、同図の音信シ
]の機能説明をもつC1第6図の訂しい説明は省略覆る
。 △1〕R:映像メモリM1〜M4のアトしノスDI =
映像メモリIVI+−−〜14への入力データ〒<A8
:映像メモリM+〜M4の行アドレス・ストローブ人力 Fτス:1Φ員ヌモリM、〜M4の列アドレス・ストロ
ーブ入力 DO:映像メモリM+”M4の出力データW「′0映像
メモリー・〜M・へのライト・イネーブル信号 CO:比較器11の出力 WF :比較器11の出力により制御された映像メモリ
M+〜M4のライ1へ・イネニブル信号 〔本発明の効果〕 以」−の文中の各所でも)ホベたにうに、本発明によれ
ば従来の装置で有していた問題魚を全C解決Jることか
でき、元の図形の劣化を防ぐとともに色の優先度を指定
して表示できるなどの効果がttyられる。また、第4
図の例かられかるように本発明の装置によれば、画面を
修飾Jる時などに用いると、原画にドラ1−扱けがなく
、修飾図形を消したり描いたりづることができる。
に設定されたデータに応じて映像メモリM+〜M4への
データや層(l ayer)(7)指定、アドレスの切
替を行なう。 (3) タイミングコントローラ(内臓している)より
RAS1.σW】信号の発生等、を行なう。 映像メモリM1〜M4には、CRT7に表示されるべき
図形データが書込まれる。このデータは一般にn(8〜
32)ピッ1ル並列に読みだされ、並列直列変換される
。 映像メモリM1〜M4の各層から読みだされ、並列直列
変換器1〕1〜P、+により変換された直列データは、
L U T 5において、予めマイクロブロセッ1ノ1
等により指定されたデータに変換され、各IQ(Red
、(3reen、131ue)hJにD/A変換され映
像信号としてCRT7に出力される。 第1図て゛は、1ドツトに各々4ビツトのメモリが割当
てられているので2−16色の同時表示がCきる。 しかし、以上のような従来手段は次の問題点を41して
いる。 基本的に、カラーの両面は一枚しかない(第1図の場合
は4層で一画面)ので図形を重ね合せて描いた場合、後
から描いた図形が優先して表示される。一方、第2図に
示すように、丸と三角よりなる成る図形(8図)に、重
ねて直線を描き(b図)、その後この直線を消去して表
示した場合(0図)、元の図形(8図)のうち直線と車
なっていた部分が消えてしまい、完全に元に戻すことが
Cきないことである。 〔本発明の目的〕 本発明は、このような欠点を解決したものであり、その
目的は、データに優先度をつりることにより、元の図形
の劣化を防ぐことを実用したラスタ・スキャン型CRI
−表示装置を提供することにある。 (本発明の概要) 本発明は、ラスタ・スキャン型CRT表示装置の動作を
行なわせる少なくともマイク[1ブロセツ9を含むコン
トロール手段と、このコントロール手段からの信号を導
入して次段へ制御信号を出力づる映像メモリ制御回路と
、nピッ]〜からなる図形データを記憶づる複数層より
なる映像メモリと、この映像メモリからの信号を導入し
てこの信号を直列の信号に変換する並列直列変換器と、
この並列直列変換器からの信号をビデオ信号に変換づる
手段と、このビデオ信号を影像化するC RTとを備え
た装置において、 更に、映像メモリからnピットの図形データを導入する
とともにこの導入したnビット中から適切なヒラ1への
信号を選択して次段へ転送するマルチプレクサと、比較
器(11)とを具備し、新しい図形データを前記映像メ
モリに書込む際に、この映像メモリから当該アドレスに
おける既に格納されている図形データを読み出し、マル
チプレクリにて映像メモリ制御回路から指定されたビッ
トを選び、比較器により予め設定しであるデータと比較
してその結果に基づき新しい図形データを映像メモリへ
書込むか否かを制御するようにしたラスタ・スニ1−ヤ
ンをCRI−表示装賀一(d5る。 〔実施例による説明〕 以下図面を用いて、本発明を4廁に説明りる。 第3図は、本発明に係るラスタ・スキャン型CR1−表
示装置の構成例を示した図(′ある。同図にJ3りる構
成素子のうら、第1図のものど)九通りるものには、同
一の番号を1寸しであるが、それらを含めて、部品番号
とイの名称を説明する。i T;i、マイクロプロしツ
リ、2は映像メモリルリ御回路、3(よベクタ・ジェネ
レータ、4GまCl′?、l−コン1〜し1−ラ、M
+ ” M 4は映1f+メモリ、P1〜Pdは並列直
列変換器、5はLtJ王(Color 1ooklJp
’Fable)、Dr、I)a、DbはD/A変換器
、7はOR’l−である。この構成素子の他に第3図で
は、次の素子がイ1加されている。11は比較器、12
は比較データレジスタ、13はゲート回路、1/Iは七
−ド指定レジスタ(以下単にA/△と略づ・・・これは
後述り”る〈イ)又は(]1)のモードを選択Jる1)
のである〉、81〜[3,lはn:1のマルチプレクサ
C゛ある。 マイクロプロセッサ1からは各種の制御信号が、ベクタ
・ジェネレータ37Jr +らはCR’T上に表示りる
文字、図形等に関り”る信号が、OR王コン1〜D−ラ
4からはCRT 7に図形等を適切に表示づるための各
種の信号のタイミングをとる制御4:J号が映像メモリ
制御回路2へ加えられる。 一方、この映像メモリ制御回路2からは、信号D I、
RAS、CAS、ADRが映像メモリM+〜M4へ加え
られるとともに[1ピツ1〜の信号中とのピッ1〜を選
択するかを決める信号Cをマルチブレクリ−13+”B
aへ加える。更にグー1〜回路13を介して、W[信号
を映像メモリM1〜M4へ加えている。 映像メモリM+〜M4は、1層あたりnヒラ1〜の信号
を並列直列変換器1〕1〜P4とマルチプレクサt3+
”Baへ加えている。 フルヂブレク]ノ81〜B4は、映像メモリ制御回路2
からの信号Cにしたがって、前記野人したnピッ1へ中
通9ノなピッ(−の信号を選択し又比較器11へ転送づ
る。 比較器11では、予めマイク1」ブロレツ(Jl等によ
り指定された比較データを比較データレジスタ12を介
して導入し、この比較データとマルチマルチプレクサB
+−□B4IJ”うの信号と比較して、ぞの結果によ
り信号をゲート回路13へ1111えしいる。 各並列直列変換器1〕1〜1〕4からの信号1よIU王
5を介してD/A変換器に導入される。ここで、アナI
]グのビデオ信号に変換され、CR’l−7にC映像化
される。 以上のように構成された第3図の装置の動作は、次の如
くである。 マイクロブ[ルツv1やベクタ・ジェネレータ3等が、
映像メモリMl〜〜14の成るドラ1へにカラーコード
を書込もうとりる場合に、そのドツトのアドレスが指定
されると、そのアドレスに43りる既に格納さね(いる
「1ビツトの図形データが各映像メモリM1〜M4より
出力され、マルチプレフナ81〜B4に加えられる。マ
ルチブレクリB電〜B4には、nピッ1−中どのピッ1
〜を選択づるかを決める信M Qが映像メモリ制御回路
2よりりえられる。これによりマルチプレク→]81〜
B,Iは、マイクロプロセッサ1、ベクタ・ジェネレー
タ3等が指定したドツトを出力する。換言すれば、信号
A D Rと信号Cとにより映像メモリM1〜M4へ古
き込むべきドラ1〜のアドレスが決定される。 このデータは比較器110入力となる。 一方、比較データレジスタ′12には、予めマイクロプ
ロセッサ1等により比較づべさデータを川きこんでおく
。この比較データレジスタ12のデータとマルチプレク
リの出力とを比較器11で比較し、その結果によりグー
[・回路13で、映像メモリM,−M,のWE(ライ1
〜・イネーブル)信号を制御する。なd3、グー1〜回
路13によらず、映像メモリ制御回路2内にこのゲート
回路13の機能を持lこぜるようにしてもよい。 例えば、 (イ) 比較データレジスタ12の内容と、マルチプレ
クサB+〜B4の出力が一致した場合にWE倍信号イネ
ーブルにする。 (ロ) 比較データレジスタ12の内容とマルブブレク
丈81〜B4の出力が異なる場合にWE倍信号イネーブ
ルにMる。 この2通りが脅えられる。ここで、(イ)、(]」)の
どちらを選ぶかは、マイクロプロ廿ツザ1により指定す
る。(イ)の場合は、読みIごしたデータと比較データ
が一致した場合にのみ、新しいデータが映像メモリM1
〜M4に書かれる。一方、([])の場合【、1、読み
だしたデータと比較データが一致しない場合にのみ新し
いデータが書かれる。 以−トが第3図の装置の動作説明であるが、更に、第4
図と第5図を用いて具体的に説明づる。 第4図は、本発明に係るラスタ・スキャン型CI’<
T表示駅間を用いて、例えば、“青色の直線に赤い円を
重ねて描さ、後にこの赤い円を浦す″という場合の動作
を説明するだめの図である。 ■ この場合、Δ/人14を介して比較器11を前記し
た(イ)のモードに指定しておく。 ■ 背n色(二股に黒の場合が多い)を比較データレジ
スタ12に書きこむ。 ■ 赤色で円を描くと背景色のドラ1−には赤色のデ′
−夕が書込まれるが青色のドツトはでのままになるので
第4図(b)のように青い直線の後に赤い円が書かれて
見える。 ■ 次に、この赤い円を消しIこい場合に、比較データ
レジスタ12には赤色データを設定りる。 ■ 背景色で同じ円を描くと、赤色のドツトのみが背景
色に変るので第4図(a)のように青の直線は完全な形
で残る。 更に、この特徴を利用して本発明によれば、色の優先度
を指定できることを第5図を用いC説明りる。 ■ この場合、比較器11を前記した(口)のモードに
指定しでJ5 <。 ■ 第5図(a)のように赤色の丸(R)と青色の三角
(B)を表示したとづる。 ■ 比較データを青に設定りる。 ■ 例えば、今度は黄色で直線<Y)を描くと覆ると、
直線」二で青以外のドツトは黄色に書かれるので第5図
(b)のように黄色の直線は赤色の前、W7色の後に1
6’+かれて−見える。 このように(Ll)のモードを用いると成る色の後、そ
れ以外の色の前に重なるように見える図形を描くことが
できる。 なお、以上の説明Cは、カラー表示を例にとつC説明し
たが、これに限定するわ(プではなく、単色のCI’<
Tの場合(−・も本発明は成立Jる。ただし、カラー
表示の方が本発明の効果をより有効に利用し得ると乙え
る。 なお、以上の動作説明r本発明を充分J!I! PI?
4・さると思われるが、参考までに第3図装置のタイ
ムヂ(・−1〜を第6図に示す。ただし、同図の音信シ
]の機能説明をもつC1第6図の訂しい説明は省略覆る
。 △1〕R:映像メモリM1〜M4のアトしノスDI =
映像メモリIVI+−−〜14への入力データ〒<A8
:映像メモリM+〜M4の行アドレス・ストローブ人力 Fτス:1Φ員ヌモリM、〜M4の列アドレス・ストロ
ーブ入力 DO:映像メモリM+”M4の出力データW「′0映像
メモリー・〜M・へのライト・イネーブル信号 CO:比較器11の出力 WF :比較器11の出力により制御された映像メモリ
M+〜M4のライ1へ・イネニブル信号 〔本発明の効果〕 以」−の文中の各所でも)ホベたにうに、本発明によれ
ば従来の装置で有していた問題魚を全C解決Jることか
でき、元の図形の劣化を防ぐとともに色の優先度を指定
して表示できるなどの効果がttyられる。また、第4
図の例かられかるように本発明の装置によれば、画面を
修飾Jる時などに用いると、原画にドラ1−扱けがなく
、修飾図形を消したり描いたりづることができる。
第1図は従来のカラーCRT表示装置にお番プる映像メ
モリの周辺部のブ1」ツク図を示した図、第2図は従来
装置C′同図形重ね合せ表示を行なった場合の問題点を
W)明するための図、第3図は本発明に係るラスタ・ス
キャン型CRT表示装置の柄成例を示した図、第4図は
本発明に係るラス2、夕・スキャン型CR1表示装置を
用いて、例えば、“4色の直線に赤い円を重ねて描き、
後にこの赤い円を消1″という場合の動作を説明するた
めの図、第5図は本発明に係るラスタ・スキトン型CR
T表示装置では色の優先度を指定できることを説明する
ための図、第6図は第3図装置のタイムヂャ−1−Fあ
る。 1・・・マイクL1ブ[1t?ツザ、2・・・映像メモ
リ制衝1回路、3・・・ベクタジェネレータ、4・・・
CRT−1ント0−ラ、5−=LUT、7−0R−r、
11−・・比較器、12・・・化較データレジスタ、1
3・・・グー1−回路、14・・・△/△、Ml−M4
・・・映像メモリ、P1〜P4・・・並列直列変換器、
81〜B4・・・マルチプレクサ、l)T 、Dg、D
b・・・D/△変換器。 第 2 回 と(1) /l>ノ (C1) 惰 414 (a、) (b) %5 劇 (1乙)(I7) K 門 に 6 片 乙 圀 E
モリの周辺部のブ1」ツク図を示した図、第2図は従来
装置C′同図形重ね合せ表示を行なった場合の問題点を
W)明するための図、第3図は本発明に係るラスタ・ス
キャン型CRT表示装置の柄成例を示した図、第4図は
本発明に係るラス2、夕・スキャン型CR1表示装置を
用いて、例えば、“4色の直線に赤い円を重ねて描き、
後にこの赤い円を消1″という場合の動作を説明するた
めの図、第5図は本発明に係るラスタ・スキトン型CR
T表示装置では色の優先度を指定できることを説明する
ための図、第6図は第3図装置のタイムヂャ−1−Fあ
る。 1・・・マイクL1ブ[1t?ツザ、2・・・映像メモ
リ制衝1回路、3・・・ベクタジェネレータ、4・・・
CRT−1ント0−ラ、5−=LUT、7−0R−r、
11−・・比較器、12・・・化較データレジスタ、1
3・・・グー1−回路、14・・・△/△、Ml−M4
・・・映像メモリ、P1〜P4・・・並列直列変換器、
81〜B4・・・マルチプレクサ、l)T 、Dg、D
b・・・D/△変換器。 第 2 回 と(1) /l>ノ (C1) 惰 414 (a、) (b) %5 劇 (1乙)(I7) K 門 に 6 片 乙 圀 E
Claims (1)
- 【特許請求の範囲】 ラスタ・スキャン型CRT表示装置の動作を行なわける
少なくともマイクロブロレッ勺を含むコントロール手段
と、このコン1〜ロール手段からの信号を導入して次段
へ制御信号を出力ず、る映像メ王り制御回路と、nピッ
1〜からなる図形j2−夕を記憶づる複数層よりなる映
像メモリと、この映像メモリからの信号を導入し−にの
信号を直列の15号に変換する並列直列変換器と、この
並列直列変換器からの信号をビデオ信号に変換する手段
と、このビデオ信号を映像化づるCRTとを備えた装置
において、 更に、映像メモリからnピッ]〜の図形データを導入す
るとともにこの導入したnピット中から適切なピッ1〜
の信号を選択して次段へ転送するマルチプレク()と、
比較器(11)とを具備し、新しい図形データを前記映
像メモリに111込む際に、この映像メモリから当該ア
ドレスにおりる既に格納されている図形データを読み出
し、マルチプレクサにて映像メモリ制御回路から指定さ
れたビットを選び、比較器により予め設定しであるデー
タと比較してその結果に基づき新しい図形テ”−夕を映
像メモリへ書込むか否かを制御するようにしたラスタ・
スキャン型CRT表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58167936A JPS6059388A (ja) | 1983-09-12 | 1983-09-12 | ラスタ・スキャン型crt表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58167936A JPS6059388A (ja) | 1983-09-12 | 1983-09-12 | ラスタ・スキャン型crt表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6059388A true JPS6059388A (ja) | 1985-04-05 |
Family
ID=15858797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58167936A Pending JPS6059388A (ja) | 1983-09-12 | 1983-09-12 | ラスタ・スキャン型crt表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6059388A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63256991A (ja) * | 1987-04-14 | 1988-10-24 | 日本電気株式会社 | 編集記憶装置 |
JPH01274193A (ja) * | 1988-04-26 | 1989-11-01 | Ricoh Co Ltd | 画像処理装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50141223A (ja) * | 1974-04-30 | 1975-11-13 | ||
JPS5716487A (en) * | 1980-04-11 | 1982-01-27 | Ampex | Computer graphic system |
-
1983
- 1983-09-12 JP JP58167936A patent/JPS6059388A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50141223A (ja) * | 1974-04-30 | 1975-11-13 | ||
JPS5716487A (en) * | 1980-04-11 | 1982-01-27 | Ampex | Computer graphic system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63256991A (ja) * | 1987-04-14 | 1988-10-24 | 日本電気株式会社 | 編集記憶装置 |
JPH01274193A (ja) * | 1988-04-26 | 1989-11-01 | Ricoh Co Ltd | 画像処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59208586A (ja) | ビデオ画像表示装置 | |
IE55442B1 (en) | Multi-level raster scan display system | |
JPS5830792A (ja) | カラー表示システム | |
US4853681A (en) | Image frame composing circuit utilizing color look-up table | |
JPH04185081A (ja) | モザイク画像表示装置 | |
EP0433881A2 (en) | Dynamic palette loading opcode system for pixel based display | |
EP0093954A2 (en) | Image display memory unit | |
JPS6059388A (ja) | ラスタ・スキャン型crt表示装置 | |
JPS62175792A (ja) | 背景輝度・色表示制御方式 | |
JP2845384B2 (ja) | 画像処理装置 | |
JPH028314B2 (ja) | ||
JPS638476B2 (ja) | ||
JPH0697390B2 (ja) | 画像表示制御回路 | |
JP2635309B2 (ja) | 画像処理装置 | |
JPS61151689A (ja) | メモリ書き込み制御方式 | |
JPS6017483A (ja) | 画像表示装置 | |
JP2598916B2 (ja) | 描画装置 | |
JPS60209786A (ja) | カラ−デイスプレイ装置 | |
JPS6141186A (ja) | カラ−デ−タ同時書込み装置 | |
JPS5826594B2 (ja) | 色彩画像表示方式 | |
JPS6356550B2 (ja) | ||
JPH0469908B2 (ja) | ||
JPS6188294A (ja) | アンダ−ライン表示回路 | |
JPS59162587A (ja) | 画像表示装置 | |
JPS60232597A (ja) | 表示装置 |