JPS5962971A - 色柄発生装置 - Google Patents
色柄発生装置Info
- Publication number
- JPS5962971A JPS5962971A JP57173216A JP17321682A JPS5962971A JP S5962971 A JPS5962971 A JP S5962971A JP 57173216 A JP57173216 A JP 57173216A JP 17321682 A JP17321682 A JP 17321682A JP S5962971 A JPS5962971 A JP S5962971A
- Authority
- JP
- Japan
- Prior art keywords
- color
- pattern
- address
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—Two-dimensional [2D] image generation
- G06T11/40—Filling planar surfaces by adding surface attributes, e.g. adding colours or textures
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は図形処理装置に係り、特に任意の塗潰し柄で冒
速に塗潰しができる色柄発生装置に関する。
速に塗潰しができる色柄発生装置に関する。
従来の図形処理装置では、色コードを記憶するリフレッ
シュ・メモリに対して、同時に１つの色コードを書き込
む回路しか具備しておらず、塗潰しの柄をフオγ・グラ
ンド（前景）色とノ（ツク・グランド（背景）色で構成
するような場合には、まずリフレッシュメモリ内の塗り
つぶし図形域に対してバック・グランド色に対するデー
タを鳩込み、次に柄に相当する格子点のみにフォア・ク
ラン）色に対するデータヲ■、込むという操作を行なっ
ていた。このため、塗潰しの柄のデータ作成のための時
間が単一色を塗りつぶす場合の２倍近くかかるという欠
点があった。
シュ・メモリに対して、同時に１つの色コードを書き込
む回路しか具備しておらず、塗潰しの柄をフオγ・グラ
ンド（前景）色とノ（ツク・グランド（背景）色で構成
するような場合には、まずリフレッシュメモリ内の塗り
つぶし図形域に対してバック・グランド色に対するデー
タを鳩込み、次に柄に相当する格子点のみにフォア・ク
ラン）色に対するデータヲ■、込むという操作を行なっ
ていた。このため、塗潰しの柄のデータ作成のための時
間が単一色を塗りつぶす場合の２倍近くかかるという欠
点があった。
本発明の目的は、塗潰しの柄をフォア・グランド色とバ
ック・グランド色でｉｌＱ成するような場合にも、リフ
レッシュメモリへの準潰し柄データの書込み時間を低下
させることのない色柄発生装置を提供することにある。
ック・グランド色でｉｌＱ成するような場合にも、リフ
レッシュメモリへの準潰し柄データの書込み時間を低下
させることのない色柄発生装置を提供することにある。
上記の目的を達成するため、本発明では、塗潰しの色柄
を記憶するメモリと、該メモリから読み出したデータの
各ビットの内容がビット０のときにバック・グランド色
コードを、ビット１のときにフォア・グランド色コード
をリフレッシュ・メモリに■−き込む塗潰し色柄発生回
路を設けることで尚速な色柄発生を可能にした。
を記憶するメモリと、該メモリから読み出したデータの
各ビットの内容がビット０のときにバック・グランド色
コードを、ビット１のときにフォア・グランド色コード
をリフレッシュ・メモリに■−き込む塗潰し色柄発生回
路を設けることで尚速な色柄発生を可能にした。
以下、本発明の一実施例を第１図、第２図、第３図を用
いて説明する。
いて説明する。
第１図が、本発明による塗潰し色柄発生装置の構成を示
したものである。１０１は塗潰しの制御回路である。リ
フレッシュメモリ１０３〜１０５はそれぞれ、表示すべ
き絵素のＲ，、Ｇ、Ｂ信号を記憶するためのもので、Ｃ
ＲＴ表示装置（図示せず）の走査に同期して、各絵素の
色信号を同時に読出し、これらの色信号が合成されて表
示される。
したものである。１０１は塗潰しの制御回路である。リ
フレッシュメモリ１０３〜１０５はそれぞれ、表示すべ
き絵素のＲ，、Ｇ、Ｂ信号を記憶するためのもので、Ｃ
ＲＴ表示装置（図示せず）の走査に同期して、各絵素の
色信号を同時に読出し、これらの色信号が合成されて表
示される。
塗潰し制御回路１０１からは、リフレッシュ・メモリ１
０３，１０４，１０５のＸアドレス、Ｘアドレスを保持
するアドレス・カウンタ１６０１１０２に塗演しの最初
のＸ、Ｘアドレスを送出するだめのアドレスデータ線１
６１，１１３と、リフレッシュ・メモリ１０３〜１０５
に色コードを書き込むための書き込み信号線１１４が出
力されている。図形の表示時には水平走査、垂直走査に
同期してリフレッシュメモリ１０３〜１０５の読出しを
行う。これらのリフレッシュメモリへの゛読出し、鳩、
込み制御回路の内水発明に直接関係ある部分のみ以下に
説明する。第１図中、１１２は塗潰しの色柄全記憶する
だめのメモリであシ、２ビツトのアドレス・カウンタ１
１１の出力線１１６により示された査地の内容がデータ
、ｖｌＪ！１１７〜１２０を通して、色コード選択回路
１０６゜１０７．１０８に伺加されている。また色コー
ド選択回路１０６〜１０８には、フォア・グランド色コ
ードを保持するレジスタ１０９とバック・グランド色コ
ードを保持するレジスタ１１０の出力が付加されている
。ここで色コード選択回路１０６゜１０７．１０８はハ
ードウェア的には同一構成となっておシ、この回１皓を
第２図に示した。第２図中、２１０〜２１７はトライス
テートのバッファであり、例えは信号線１１７がｔｔ
１ｎのときにはバッファ２１０はオフ状態となシハツ７
ア２１１がオン状態となるため信号線２０４のデータが
信号線２００に乗せられる。また信号線１１７が°゛０
”のときにはバッファ２１０がオン状態となりバッファ
２１１はオフ状態となるため信号線２０５のデータが信
号線２００に乗ることになる。
０３，１０４，１０５のＸアドレス、Ｘアドレスを保持
するアドレス・カウンタ１６０１１０２に塗演しの最初
のＸ、Ｘアドレスを送出するだめのアドレスデータ線１
６１，１１３と、リフレッシュ・メモリ１０３〜１０５
に色コードを書き込むための書き込み信号線１１４が出
力されている。図形の表示時には水平走査、垂直走査に
同期してリフレッシュメモリ１０３〜１０５の読出しを
行う。これらのリフレッシュメモリへの゛読出し、鳩、
込み制御回路の内水発明に直接関係ある部分のみ以下に
説明する。第１図中、１１２は塗潰しの色柄全記憶する
だめのメモリであシ、２ビツトのアドレス・カウンタ１
１１の出力線１１６により示された査地の内容がデータ
、ｖｌＪ！１１７〜１２０を通して、色コード選択回路
１０６゜１０７．１０８に伺加されている。また色コー
ド選択回路１０６〜１０８には、フォア・グランド色コ
ードを保持するレジスタ１０９とバック・グランド色コ
ードを保持するレジスタ１１０の出力が付加されている
。ここで色コード選択回路１０６゜１０７．１０８はハ
ードウェア的には同一構成となっておシ、この回１皓を
第２図に示した。第２図中、２１０〜２１７はトライス
テートのバッファであり、例えは信号線１１７がｔｔ
１ｎのときにはバッファ２１０はオフ状態となシハツ７
ア２１１がオン状態となるため信号線２０４のデータが
信号線２００に乗せられる。また信号線１１７が°゛０
”のときにはバッファ２１０がオン状態となりバッファ
２１１はオフ状態となるため信号線２０５のデータが信
号線２００に乗ることになる。
同様に信号線２０１〜２０３には対応する信号線１１８
〜１２０の一つが１かＯかによシ、線２”０４又は２０
５のデータが出力される。
〜１２０の一つが１かＯかによシ、線２”０４又は２０
５のデータが出力される。
ここで、第２図で示した色コード選択回路が第１Ｉ￥１
中１０６の位置に置かれるときは信号線２００〜２０３
が信号諜１３０〜１３３に、信号線２０４゜２０５は１
８号＋ｆ１１２１．１２４に対応することになる。同様
にして第１図中１０７の位置に置かれるときは信号線２
００〜２０３が信号線１４０〜１４３に、信号線２０４
，２０５が信号線１２２゜１２５に対応し、第１図中１
０８の位置に置かれるときは信号線２００〜２０３が信
号ｆｆＭ１５０〜１５３に、信号線２０４，２０５が信
号線１２３゜１２６に対応することになる。
中１０６の位置に置かれるときは信号線２００〜２０３
が信号諜１３０〜１３３に、信号線２０４゜２０５は１
８号＋ｆ１１２１．１２４に対応することになる。同様
にして第１図中１０７の位置に置かれるときは信号線２
００〜２０３が信号線１４０〜１４３に、信号線２０４
，２０５が信号線１２２゜１２５に対応し、第１図中１
０８の位置に置かれるときは信号線２００〜２０３が信
号ｆｆＭ１５０〜１５３に、信号線２０４，２０５が信
号線１２３゜１２６に対応することになる。
これらの回路に於ける色柄発生の動作を説明するために
、第３図で示した柄を発生する場合を例にとって説明す
ることとする。第３図で白丸表示の点にしくツクグラン
ドであり表示ぐ１コードは白とする。また黒丸表示の点
はフォア・グランドであり表示色コードは赤とする。ま
た、本実施例に於いて、簡単のためリフレッシュ・メモ
リ１０３は赤の要素を１０４は緑の要素を１０５ ｉ：
イの要素を記憶するものとして割シ当てる。ＩＩＩちリ
フレッシュ・メモリ１０２〜１０４の格子点−ヒに各々
ピッ） （１，１，１）が記１′Ｘ（されたとき表示色
は白であシ、（１，０，０）が記憶されたとき表示台は
赤となる。
、第３図で示した柄を発生する場合を例にとって説明す
ることとする。第３図で白丸表示の点にしくツクグラン
ドであり表示ぐ１コードは白とする。また黒丸表示の点
はフォア・グランドであり表示色コードは赤とする。ま
た、本実施例に於いて、簡単のためリフレッシュ・メモ
リ１０３は赤の要素を１０４は緑の要素を１０５ ｉ：
イの要素を記憶するものとして割シ当てる。ＩＩＩちリ
フレッシュ・メモリ１０２〜１０４の格子点−ヒに各々
ピッ） （１，１，１）が記１′Ｘ（されたとき表示色
は白であシ、（１，０，０）が記憶されたとき表示台は
赤となる。
従って、ラスクＡ！査型のブイスプレィ装置に於いてリ
フレッシュ・メモリｋ ＩＩＩ’＋次Ｘ、Ｙ方向に読み
出し、Ｃｌ、Ｔモニタに送出することにより白地に赤の
ハツチングを施した色模様が表示されることになる。
フレッシュ・メモリｋ ＩＩＩ’＋次Ｘ、Ｙ方向に読み
出し、Ｃｌ、Ｔモニタに送出することにより白地に赤の
ハツチングを施した色模様が表示されることになる。
今、塗油し回路が動作を開始する前に、Ｙアドレス−カ
ウンタ１０２には塗潰し領域の先頭Ｙアドレス（７）が
、Ｘアドレスカウンタ１６０には領域の先頭Ｘアドレス
（０）が塗潰し柄記憶回路１１２にはフォアグランド点
を１、バック・グランド点を０にした塗潰し柄が第１図
１１２の内部に示すようにいずれも制御回路１０１の制
御の下で記憶されているものとする。また、カウンタ１
１１はクリア状態であシ、フォアΦグランド色保持レジ
スタ１０９には赤色を示す色コードのビット列（１，０
，０）が、バック・グランド色保持レジスタ１１０には
白色を示す色コードのビット列（１，１，１）が既に格
納されているものとする。Ｐｌちカウンタ１１１がクリ
ア状態であるためにメモリ１１２の０誉地のビット列（
０，０゜０．１）が信号線１１７〜１２０によシ柄発生
回路１０６〜１０７に付加され、信号線１３０〜１３３
にはビット列（１，１，１，１）が、信号１１４０〜１
４３にはヒツト列（１，１，１，０）が、信号線１５０
〜１５３にはビット列（１，１゜１．０）が乗ることに
なる。この時点で塗潰し制御回路１０１からリフレッシ
ュ・メモリ１０３〜１０５へ？ｆｉき込み信号パルスが
信号線１１４を通して付加されると、Ｘ、Ｙアドレス・
カウンタ１６０．１０２で示されたＸ、Ｙアドレス（０
゜７）、（１，７）、（２，７）、（３，７）の位置に
、第３図で示されたような表示色（白、白。
ウンタ１０２には塗潰し領域の先頭Ｙアドレス（７）が
、Ｘアドレスカウンタ１６０には領域の先頭Ｘアドレス
（０）が塗潰し柄記憶回路１１２にはフォアグランド点
を１、バック・グランド点を０にした塗潰し柄が第１図
１１２の内部に示すようにいずれも制御回路１０１の制
御の下で記憶されているものとする。また、カウンタ１
１１はクリア状態であシ、フォアΦグランド色保持レジ
スタ１０９には赤色を示す色コードのビット列（１，０
，０）が、バック・グランド色保持レジスタ１１０には
白色を示す色コードのビット列（１，１，１）が既に格
納されているものとする。Ｐｌちカウンタ１１１がクリ
ア状態であるためにメモリ１１２の０誉地のビット列（
０，０゜０．１）が信号線１１７〜１２０によシ柄発生
回路１０６〜１０７に付加され、信号線１３０〜１３３
にはビット列（１，１，１，１）が、信号１１４０〜１
４３にはヒツト列（１，１，１，０）が、信号線１５０
〜１５３にはビット列（１，１゜１．０）が乗ることに
なる。この時点で塗潰し制御回路１０１からリフレッシ
ュ・メモリ１０３〜１０５へ？ｆｉき込み信号パルスが
信号線１１４を通して付加されると、Ｘ、Ｙアドレス・
カウンタ１６０．１０２で示されたＸ、Ｙアドレス（０
゜７）、（１，７）、（２，７）、（３，７）の位置に
、第３図で示されたような表示色（白、白。
白、赤）が准：き込まれる。
呼だ信号線１−１４はＹアドレス・カウンタ１０２にも
接続さｉ−＋てｉ’ｒＦ）、書き込み信号パルスの立下
カリエツジでＹγアドレスカウンタ１０２の内容をカウ
ント・ダウンさせる。即ち次にＹアドレスは（６）を指
すことになる。さらに信号線１１４はカウンタ１１１に
も接続されており、同様に書き込み１Ｍ号パルスの立下
りエツジでカウンタ１１１の内容をカウント・アップさ
せる。即ち、カウンタ１１１は次に（１）を指すことに
なシ柄記憶回路１１２の１誉地のビット列（ｏ、ｏ、ｉ
、ｏ）〃−信号線１１７・〜１２０によシ柄発生回路１
０６〜１０７に付加され、信号線１３０〜１３３にはビ
ット列（１，１，１，１）が、信号線１４０〜１４３に
はビット列（ｉ、１，０．１）が、信号線１５０〜１５
３にはビット列（１，１，０，１）が乗ることになる。
接続さｉ−＋てｉ’ｒＦ）、書き込み信号パルスの立下
カリエツジでＹγアドレスカウンタ１０２の内容をカウ
ント・ダウンさせる。即ち次にＹアドレスは（６）を指
すことになる。さらに信号線１１４はカウンタ１１１に
も接続されており、同様に書き込み１Ｍ号パルスの立下
りエツジでカウンタ１１１の内容をカウント・アップさ
せる。即ち、カウンタ１１１は次に（１）を指すことに
なシ柄記憶回路１１２の１誉地のビット列（ｏ、ｏ、ｉ
、ｏ）〃−信号線１１７・〜１２０によシ柄発生回路１
０６〜１０７に付加され、信号線１３０〜１３３にはビ
ット列（１，１，１，１）が、信号線１４０〜１４３に
はビット列（ｉ、１，０．１）が、信号線１５０〜１５
３にはビット列（１，１，０，１）が乗ることになる。
この時点で塗潰し制御回路１０１からリフレッシュ自メ
モ！７１０３〜１０５へ書き込み信号パルスが信号線１
１４全通して付加されると、Ｘ、Ｙアドレス・カウンタ
１６０゜１０２で示されたＸ、Ｙアドレス（０，６）。
モ！７１０３〜１０５へ書き込み信号パルスが信号線１
１４全通して付加されると、Ｘ、Ｙアドレス・カウンタ
１６０゜１０２で示されたＸ、Ｙアドレス（０，６）。
（＋、６）、（２，６）、（３，６）の位置に、第３図
で示されたような表示色（白、白、赤、白）が書き込ま
れることになる。以降、同じようにして第３図に示した
塗潰し柄かりフレッシュ・メモリ１０３〜１０５に書き
込まれることになる。ここでカウンタ１１１は柄記憶回
路１１２のアドレス・ピット幅を持っておシ、ラップ・
アラウンドによシ繰シ返しパターン発生を可能にしてい
る。
で示されたような表示色（白、白、赤、白）が書き込ま
れることになる。以降、同じようにして第３図に示した
塗潰し柄かりフレッシュ・メモリ１０３〜１０５に書き
込まれることになる。ここでカウンタ１１１は柄記憶回
路１１２のアドレス・ピット幅を持っておシ、ラップ・
アラウンドによシ繰シ返しパターン発生を可能にしてい
る。
即ち、本実施例では縦４ドツト、横４ドツトの単位で色
柄を作成することになり、Ｙアドレス（７）から（４）
壕での色柄と同じ柄がＹアドレス（３）から（０）に作
成されることになる。また、Ｙアドレスが（０）から（
７）にラップアラウンドすると第１図１６２で示したキ
ャリ信号が有効となシカウンタ１６０を４つ進める。こ
れによシＸアドレス・カウンタ１６０は次に（４）′（
ｉｌ−指すことになりＸ、Ｙアドレス（４，７）、（５
，７）。
柄を作成することになり、Ｙアドレス（７）から（４）
壕での色柄と同じ柄がＹアドレス（３）から（０）に作
成されることになる。また、Ｙアドレスが（０）から（
７）にラップアラウンドすると第１図１６２で示したキ
ャリ信号が有効となシカウンタ１６０を４つ進める。こ
れによシＸアドレス・カウンタ１６０は次に（４）′（
ｉｌ−指すことになりＸ、Ｙアドレス（４，７）、（５
，７）。
（６，７）、（７，７）の位置に前述したのと同じ動イ
乍で（白、白、白、赤）がリフレッシュ・メモリに書き
込まれるようになる。
乍で（白、白、白、赤）がリフレッシュ・メモリに書き
込まれるようになる。
以上説明したように、本発明によれば塗潰しの柄をフォ
ア−グラウンド色とバック・グラウンド色で構成するよ
うな場合にも、塗潰しの速度を低下さゼることなく高速
に塗潰しが可能になる。また、塗潰しの柄を記憶する回
路をもたせているために、任童の柄について適用できる
という効果がある。
ア−グラウンド色とバック・グラウンド色で構成するよ
うな場合にも、塗潰しの速度を低下さゼることなく高速
に塗潰しが可能になる。また、塗潰しの柄を記憶する回
路をもたせているために、任童の柄について適用できる
という効果がある。
第１図は本発明による色柄発生装置を示した図、第２図
は色コード選択回路を示した図、第３図は色柄の例を示
した図である。 １０６．１０７，１０８・・・色コード選択、１１１・
・・カウンタ、１１２・・・柄記憶回路、１０９・・・
フォア・グランド色保持レジスタ、１１０・・・バック
・￥２図 ２０４ ２θ５第
３図 □ Ｘアト°Ｌス
は色コード選択回路を示した図、第３図は色柄の例を示
した図である。 １０６．１０７，１０８・・・色コード選択、１１１・
・・カウンタ、１１２・・・柄記憶回路、１０９・・・
フォア・グランド色保持レジスタ、１１０・・・バック
・￥２図 ２０４ ２θ５第
３図 □ Ｘアト°Ｌス
Claims (1)
- １．２次元格子上の色コードの点列を保持する格子４’
Ｍ ３Ｍのりフレツンユ・メモリと、該リフレッシュ・
メモリに対してアドレス・データ、書き込みイＦ＝号を
送出する回路を具備する塗潰し図形発生装置に於いて、
フォア・グランド色コードを保楯するレジスタと、バッ
ク・グランド色コードを保持するレジスタと、色柄を記
憶する回路と、その内容によりリフレッシュ・メモリに
−４き込むデータをフォアグランド色にするかバックグ
ランド色にするかを選択する回路を設けたことを特徴と
する色柄発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173216A JPS5962971A (ja) | 1982-10-04 | 1982-10-04 | 色柄発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173216A JPS5962971A (ja) | 1982-10-04 | 1982-10-04 | 色柄発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5962971A true JPS5962971A (ja) | 1984-04-10 |
| JPS6326913B2 JPS6326913B2 (ja) | 1988-06-01 |
Family
ID=15956275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57173216A Granted JPS5962971A (ja) | 1982-10-04 | 1982-10-04 | 色柄発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5962971A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60258589A (ja) * | 1984-06-06 | 1985-12-20 | 株式会社日立製作所 | 文字図形表示回路 |
| JPS6172293A (ja) * | 1984-09-17 | 1986-04-14 | 横河電機株式会社 | カラ−図形表示装置 |
| JPS6277680A (ja) * | 1985-09-30 | 1987-04-09 | Ascii Corp | 画像デ−タ処理装置 |
| JPS6467072A (en) * | 1987-09-07 | 1989-03-13 | Ascii Corp | Data writing/transfer device |
| JPH07210131A (ja) * | 1995-01-30 | 1995-08-11 | Hitachi Ltd | 画像処理装置、データ処理装置およびデータ処理システム |
-
1982
- 1982-10-04 JP JP57173216A patent/JPS5962971A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60258589A (ja) * | 1984-06-06 | 1985-12-20 | 株式会社日立製作所 | 文字図形表示回路 |
| JPS6172293A (ja) * | 1984-09-17 | 1986-04-14 | 横河電機株式会社 | カラ−図形表示装置 |
| JPS6277680A (ja) * | 1985-09-30 | 1987-04-09 | Ascii Corp | 画像デ−タ処理装置 |
| JPS6467072A (en) * | 1987-09-07 | 1989-03-13 | Ascii Corp | Data writing/transfer device |
| JPH07210131A (ja) * | 1995-01-30 | 1995-08-11 | Hitachi Ltd | 画像処理装置、データ処理装置およびデータ処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6326913B2 (ja) | 1988-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3293614A (en) | Data converter system | |
| CA1220293A (en) | Raster scan digital display system | |
| JPS5962971A (ja) | 色柄発生装置 | |
| JPS5952290A (ja) | ビデオｒａｍ書込み制御装置 | |
| JPS6330633B2 (ja) | ||
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| JPS582877A (ja) | グラフィック表示装置 | |
| JPS5897083A (ja) | 縦横変換回路 | |
| JPS58176686A (ja) | 表示装置 | |
| JPS63250689A (ja) | ラスタ走査表示システム | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPH04259984A (ja) | メモリアクセス方法 | |
| JPS60232594A (ja) | 文字信号等発生装置 | |
| JPS61162084A (ja) | パタ−ン表示装置 | |
| JPS6198385A (ja) | 表示制御装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPS6049315B2 (ja) | デイスプレイリフレツシユ装置 | |
| JPS6141186A (ja) | カラ−デ−タ同時書込み装置 | |
| JPS59149391A (ja) | 高速フレ−ム・バツフア書込み方式 | |
| JPS6030037B2 (ja) | メモリアドレス方式 | |
| JPH0378633B2 (ja) | ||
| JPS6087391A (ja) | 画像表示処理回路 | |
| JPH0322999B2 (ja) | ||
| JPS6063590A (ja) | グラフィックパタ−ン発生器 | |
| JPS6159391A (ja) | 静止画移動回路 |