JPS6326913B2 - - Google Patents
Info
- Publication number
- JPS6326913B2 JPS6326913B2 JP57173216A JP17321682A JPS6326913B2 JP S6326913 B2 JPS6326913 B2 JP S6326913B2 JP 57173216 A JP57173216 A JP 57173216A JP 17321682 A JP17321682 A JP 17321682A JP S6326913 B2 JPS6326913 B2 JP S6326913B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- pattern
- address
- holding
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 26
- 239000000872 buffer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は図形処理装置に係り、特に任意の塗潰
し柄で高速に塗潰しができる色柄発生装置に関す
る。
し柄で高速に塗潰しができる色柄発生装置に関す
る。
従来の図形処理装置では、色コードを記憶する
リフレツシユ・メモリに対して、同時に１つの色
コードを書き込む回路しか具備しておらず、塗潰
しの柄をフオア・グランド（前景）色とバツク・
グランド（背景）色で構成するような場合には、
まずリフレツシユメモリ内の塗りつぶし図形域に
対してバツク・グランド色に対するデータを書込
み、次に柄に相当する格子点のみにフオア・グラ
ンド色に対するデータを書込むという操作を行な
つていた。このため、塗潰しの柄のデータ作成の
ための時間が単一色を塗りつぶす場合の２倍近く
かかるという欠点があつた。
リフレツシユ・メモリに対して、同時に１つの色
コードを書き込む回路しか具備しておらず、塗潰
しの柄をフオア・グランド（前景）色とバツク・
グランド（背景）色で構成するような場合には、
まずリフレツシユメモリ内の塗りつぶし図形域に
対してバツク・グランド色に対するデータを書込
み、次に柄に相当する格子点のみにフオア・グラ
ンド色に対するデータを書込むという操作を行な
つていた。このため、塗潰しの柄のデータ作成の
ための時間が単一色を塗りつぶす場合の２倍近く
かかるという欠点があつた。
本発明の目的は、塗潰しの柄をフオア・グラン
ド色とバツク・グランド色で構成するような場合
にも、リフレツシユメモリへの塗潰し柄データの
書込み時間を低下させることのない色柄発生装置
を提供することにある。
ド色とバツク・グランド色で構成するような場合
にも、リフレツシユメモリへの塗潰し柄データの
書込み時間を低下させることのない色柄発生装置
を提供することにある。
上記の目的を達成するため、本発明では、塗潰
しの色柄を記憶するメモリと、該メモリから読み
出したデータの各ビツトの内容がビツト０のとき
にバツク・グランド色コードを、ビツト１のとき
にフオア・グランド色コードをリフレツシユ・メ
モリに書き込む塗潰し色柄発生回路を設けること
で高速な色柄発生を可能にした。
しの色柄を記憶するメモリと、該メモリから読み
出したデータの各ビツトの内容がビツト０のとき
にバツク・グランド色コードを、ビツト１のとき
にフオア・グランド色コードをリフレツシユ・メ
モリに書き込む塗潰し色柄発生回路を設けること
で高速な色柄発生を可能にした。
以下、本発明の一実施例を第１図、第２図、第
３図を用いて説明する。
３図を用いて説明する。
第１図が、本発明による塗潰し色柄発生装置の
構成を示したものである。１０１は塗潰しの制御
回路である。リフレツシユメモリ１０３〜１０５
はそれぞれ、表示すべき絵素のＲ，Ｇ，Ｂ信号を
記憶するためのもので、CRT表示装置（図示せ
ず）の走査に同期して、各絵素の色信号を同時に
読出し、これらの色信号が合成されて表示され
る。塗潰し制御回路１０１からは、リフレツシ
ユ・メモリ１０３，１０４，１０５のＸアドレ
ス、Ｙアドレスを保持するアドレス・カウンタ１
６０，１０２に塗潰しの最初のＸ、Ｙアドレスを
送出するためのアドレスデータ線１６１，１１３
と、リフレツシユ・メモリ１０３〜１０５に色コ
ードを書き込むための書き込み信号線１１４が出
力されている。図形の表示時には水平走査、垂直
走査に同期してリフレツシユメモリ１０３〜１０
５の読出しを行う。これらのリフレツシユメモリ
への読出し、書込み制御回路の内本発明に直接関
係ある部分のみ以下に説明する。第１図中、１１
２は塗潰しの色柄を記憶するためのメモリであ
り、２ビツトのアドレス・カウンタ１１１の出力
線１１６により示された番地の内容がデータ線１
１７〜１２０を通して、色コード選択回路１０
６，１０７，１０８に付加されている。また色コ
ード選択回路１０６〜１０８には、フオア・グラ
ンド色コードを保持するレジスタ１０９とバツ
ク・グランド色コードを保持するレジスタ１１０
の出力が付加されている。ここで色コード選択回
路１０６，１０７，１０８はハードウエア的には
同一構成となつており、この回路を第２図に示し
た。第２図中、２１０〜２１７はトライステート
のバツフアであり、例えば信号線１１７が“１”
のときにはバツフア２１０はオフ状態となりバツ
フア２１１がオン状態となるため信号線２０４の
データが信号線２００に乗せられる。また信号線
１１７が“０”のときにはバツフア２１０がオン
状態となりバツフア２１１はオフ状態となるため
信号線２０５のデータが信号線２００に乗ること
になる。同様に信号線２０１〜２０３には対応す
る信号線１１８〜１２０の一つが１か０かによ
り、線２０４又は２０５のデータが出力される。
構成を示したものである。１０１は塗潰しの制御
回路である。リフレツシユメモリ１０３〜１０５
はそれぞれ、表示すべき絵素のＲ，Ｇ，Ｂ信号を
記憶するためのもので、CRT表示装置（図示せ
ず）の走査に同期して、各絵素の色信号を同時に
読出し、これらの色信号が合成されて表示され
る。塗潰し制御回路１０１からは、リフレツシ
ユ・メモリ１０３，１０４，１０５のＸアドレ
ス、Ｙアドレスを保持するアドレス・カウンタ１
６０，１０２に塗潰しの最初のＸ、Ｙアドレスを
送出するためのアドレスデータ線１６１，１１３
と、リフレツシユ・メモリ１０３〜１０５に色コ
ードを書き込むための書き込み信号線１１４が出
力されている。図形の表示時には水平走査、垂直
走査に同期してリフレツシユメモリ１０３〜１０
５の読出しを行う。これらのリフレツシユメモリ
への読出し、書込み制御回路の内本発明に直接関
係ある部分のみ以下に説明する。第１図中、１１
２は塗潰しの色柄を記憶するためのメモリであ
り、２ビツトのアドレス・カウンタ１１１の出力
線１１６により示された番地の内容がデータ線１
１７〜１２０を通して、色コード選択回路１０
６，１０７，１０８に付加されている。また色コ
ード選択回路１０６〜１０８には、フオア・グラ
ンド色コードを保持するレジスタ１０９とバツ
ク・グランド色コードを保持するレジスタ１１０
の出力が付加されている。ここで色コード選択回
路１０６，１０７，１０８はハードウエア的には
同一構成となつており、この回路を第２図に示し
た。第２図中、２１０〜２１７はトライステート
のバツフアであり、例えば信号線１１７が“１”
のときにはバツフア２１０はオフ状態となりバツ
フア２１１がオン状態となるため信号線２０４の
データが信号線２００に乗せられる。また信号線
１１７が“０”のときにはバツフア２１０がオン
状態となりバツフア２１１はオフ状態となるため
信号線２０５のデータが信号線２００に乗ること
になる。同様に信号線２０１〜２０３には対応す
る信号線１１８〜１２０の一つが１か０かによ
り、線２０４又は２０５のデータが出力される。
ここで、第２図で示した色コード選択回路が第
１図中１０６の位置に置かれるときは信号線２０
０〜２０３が信号線１３０〜１３３に、信号線２
０４，２０５は信号線１２１，１２４に対応する
ことになる。同様にして第１図中１０７の位置に
置かれるときは信号線２００〜２０３が信号線１
４０〜１４３に、信号線２０４，２０５が信号線
１２２，１２５に対応し、第１図中１０８の位置
に置かれるときは信号線２００〜２０３が信号線
１５０〜１５３に、信号線２０４，２０５が信号
線に１２３，１２６に対応することになる。
１図中１０６の位置に置かれるときは信号線２０
０〜２０３が信号線１３０〜１３３に、信号線２
０４，２０５は信号線１２１，１２４に対応する
ことになる。同様にして第１図中１０７の位置に
置かれるときは信号線２００〜２０３が信号線１
４０〜１４３に、信号線２０４，２０５が信号線
１２２，１２５に対応し、第１図中１０８の位置
に置かれるときは信号線２００〜２０３が信号線
１５０〜１５３に、信号線２０４，２０５が信号
線に１２３，１２６に対応することになる。
これらの回路に於ける色柄発生の動作を説明す
るために、第３図で示した柄を発生する場合を例
にとつて説明することとする。第３図で白丸表示
の点はバツクグランドであり表示色コードは白と
する。また黒丸表示の点はフオア・グランドであ
り表示色コードは赤とする。また、本実施例に於
いて、簡単のためリフレツシユ・メモリ１０３は
赤の要素を１０４は緑の要素を１０５は青の要素
を記憶するものとして割り当てる。即ちリフレツ
シユ・メモリ１０２〜１０４の格子点上に各々ビ
ツト（１、１、１）が記憶されたとき表示色は白
であり、（１、０、０）が記憶されたとき表示色
は赤となる。
るために、第３図で示した柄を発生する場合を例
にとつて説明することとする。第３図で白丸表示
の点はバツクグランドであり表示色コードは白と
する。また黒丸表示の点はフオア・グランドであ
り表示色コードは赤とする。また、本実施例に於
いて、簡単のためリフレツシユ・メモリ１０３は
赤の要素を１０４は緑の要素を１０５は青の要素
を記憶するものとして割り当てる。即ちリフレツ
シユ・メモリ１０２〜１０４の格子点上に各々ビ
ツト（１、１、１）が記憶されたとき表示色は白
であり、（１、０、０）が記憶されたとき表示色
は赤となる。
従つて、ラスタ走査型のデイスプレイ装置に於
いてリフレツシユ・メモリを順次Ｘ、Ｙ方向に読
み出し、CRTモニタに送出することにより白地
に赤のハツチングを施した色模様が表示されるこ
とになる。
いてリフレツシユ・メモリを順次Ｘ、Ｙ方向に読
み出し、CRTモニタに送出することにより白地
に赤のハツチングを施した色模様が表示されるこ
とになる。
今、塗潰し回路が動作を開始する前に、Ｙアド
レス・カウンタ１０２には塗潰し領域の先頭Ｙア
ドレス(7)が、Ｘアドレスカウンタ１６０には領域
の先頭Ｘアドレス（０）が塗潰し柄記憶回路１１
２にはフオアグランド点を１、バツク・グランド
点を０にした塗潰し柄が第１図１１２の内部に示
すようにいずれも制御回路１０１の制御の下で記
憶されているものとする。また、カウンタ１１１
はクリア状態であり、フオア・グランド色保持レ
ジスタ１０９には赤色を示す色コードのビツト列
（１、０、０）が、バツク・グランド色保持レジ
スタ１１０には白色を示す色コードのビツト列
（１、１、１）が既に格納されているものとする。
即ちカウンタ１１１がクリア状態であるためにメ
モリ１１２の０番地のビツト列（０、０、０、
１）が信号線１１７〜１２０により柄発生回路１
０６〜１０７に付加され、信号線１３０〜１３３
にはビツト列（１、１、１、１）が信号線１４０
〜１４３にはビツト列（１、１、１、０）が、信
号線１５０〜１５３にはビツト列（１、１、１、
０）が乗ることになる。この時点で塗潰し制御回
路１０１からリフレツシユ・メモリ１０３〜１０
５へ書き込み信号パルスが信号線１１４を通して
付加されると、Ｘ、Ｙアドレス・カウンタ１６
０，１０２で示されたＸ、Ｙアドレス（０、７）、
（１、７）、（２、７）、（３、７）の位置に、第３
図で示されたような表示色（白、白、白、赤）が
書き込まれる。
レス・カウンタ１０２には塗潰し領域の先頭Ｙア
ドレス(7)が、Ｘアドレスカウンタ１６０には領域
の先頭Ｘアドレス（０）が塗潰し柄記憶回路１１
２にはフオアグランド点を１、バツク・グランド
点を０にした塗潰し柄が第１図１１２の内部に示
すようにいずれも制御回路１０１の制御の下で記
憶されているものとする。また、カウンタ１１１
はクリア状態であり、フオア・グランド色保持レ
ジスタ１０９には赤色を示す色コードのビツト列
（１、０、０）が、バツク・グランド色保持レジ
スタ１１０には白色を示す色コードのビツト列
（１、１、１）が既に格納されているものとする。
即ちカウンタ１１１がクリア状態であるためにメ
モリ１１２の０番地のビツト列（０、０、０、
１）が信号線１１７〜１２０により柄発生回路１
０６〜１０７に付加され、信号線１３０〜１３３
にはビツト列（１、１、１、１）が信号線１４０
〜１４３にはビツト列（１、１、１、０）が、信
号線１５０〜１５３にはビツト列（１、１、１、
０）が乗ることになる。この時点で塗潰し制御回
路１０１からリフレツシユ・メモリ１０３〜１０
５へ書き込み信号パルスが信号線１１４を通して
付加されると、Ｘ、Ｙアドレス・カウンタ１６
０，１０２で示されたＸ、Ｙアドレス（０、７）、
（１、７）、（２、７）、（３、７）の位置に、第３
図で示されたような表示色（白、白、白、赤）が
書き込まれる。
また信号線１１４はＹアドレス・カウンタ１０
２にも接続されており、書き込み信号パルスの立
下がリエツジでＹアドレス・カウンタ１０２の内
容をカウント・ダウンさせる。即ち次にＹアドレ
スは(6)を指すことになる。さらに信号線１１４は
カウンタ１１１にも接続されており、同様に書き
込み信号パルスの立下りエツジでカウンタ１１１
の内容をカウント・アツプさせる。即ち、カウン
タ１１１は次に(1)を指すことになり柄記憶回路１
１２の１番地のビツト列（０、０、１、０）が信
号線１１７〜１２０により柄発生回路１０６〜１
０７に付加され、信号線１３０〜１３３にはビツ
ト列（１、１、１、１）が、信号線１４０〜１４
３にはビツト列（１、１、０、１）が、信号線１
５０〜１５３にはビツト列（１、１、０、１）が
乗ることになる。この時点で塗潰し制御回路１０
１からリフレツシユ・メモリ１０３〜１０５へ書
き込み信号パルスが信号線１１４を通して付加さ
れると、Ｘ、Ｙアドレス・カウンタ１６０，１０
２で示されたＸ、Ｙアドレス（０、６）、（１、
６）、（２、６）、（３、６）の位置に、第３図で示
されたような表示色（白、白、赤、白）が書き込
まれることになる。以降、同じようにして第３図
に示した塗潰し柄がリフレツシユ・メモリ１０３
〜１０５に書き込まれることになる。ここでカウ
ンタ１１１は柄記憶回路１１２のアドレス・ビツ
ト幅を持つており、ラツプ・アラウンドにより繰
り返しパターン発生を可能にしている。即ち、本
実施例では縦４ドツト、横４ドツトの単位で色柄
を作成することになり、Ｙアドレス(7)から(4)まで
の色柄と同じ柄がＹアドレス(3)から（０）に作成
されることになる。また、Ｙアドレス（０）から
(7)にラツプアラウンドすると第１図１６２で示し
たキヤリ信号が有効となりカウンタ１６０を４つ
進める。これによりＸアドレス・カウンタ１６０
は次に(4)を指すことになりＸ、Ｙアドレス（４、
７）、（５、７）、（６、７）、（７、７）の位置に前
述したのと同じ動作で（白、白、白、赤）がリフ
レツシユ・メモリに書き込まれるようになる。
２にも接続されており、書き込み信号パルスの立
下がリエツジでＹアドレス・カウンタ１０２の内
容をカウント・ダウンさせる。即ち次にＹアドレ
スは(6)を指すことになる。さらに信号線１１４は
カウンタ１１１にも接続されており、同様に書き
込み信号パルスの立下りエツジでカウンタ１１１
の内容をカウント・アツプさせる。即ち、カウン
タ１１１は次に(1)を指すことになり柄記憶回路１
１２の１番地のビツト列（０、０、１、０）が信
号線１１７〜１２０により柄発生回路１０６〜１
０７に付加され、信号線１３０〜１３３にはビツ
ト列（１、１、１、１）が、信号線１４０〜１４
３にはビツト列（１、１、０、１）が、信号線１
５０〜１５３にはビツト列（１、１、０、１）が
乗ることになる。この時点で塗潰し制御回路１０
１からリフレツシユ・メモリ１０３〜１０５へ書
き込み信号パルスが信号線１１４を通して付加さ
れると、Ｘ、Ｙアドレス・カウンタ１６０，１０
２で示されたＸ、Ｙアドレス（０、６）、（１、
６）、（２、６）、（３、６）の位置に、第３図で示
されたような表示色（白、白、赤、白）が書き込
まれることになる。以降、同じようにして第３図
に示した塗潰し柄がリフレツシユ・メモリ１０３
〜１０５に書き込まれることになる。ここでカウ
ンタ１１１は柄記憶回路１１２のアドレス・ビツ
ト幅を持つており、ラツプ・アラウンドにより繰
り返しパターン発生を可能にしている。即ち、本
実施例では縦４ドツト、横４ドツトの単位で色柄
を作成することになり、Ｙアドレス(7)から(4)まで
の色柄と同じ柄がＹアドレス(3)から（０）に作成
されることになる。また、Ｙアドレス（０）から
(7)にラツプアラウンドすると第１図１６２で示し
たキヤリ信号が有効となりカウンタ１６０を４つ
進める。これによりＸアドレス・カウンタ１６０
は次に(4)を指すことになりＸ、Ｙアドレス（４、
７）、（５、７）、（６、７）、（７、７）の位置に前
述したのと同じ動作で（白、白、白、赤）がリフ
レツシユ・メモリに書き込まれるようになる。
以上説明したように、本発明によれば塗潰しの
柄をフオア・グラウンド色とバツク・グラウンド
色で構成するような場合にも、塗潰しの速度を低
下させることなく高速に塗潰しが可能になる。ま
た、塗潰しの柄を記憶する回路をもたせているた
めに、任意の柄について適用できるという効果が
ある。
柄をフオア・グラウンド色とバツク・グラウンド
色で構成するような場合にも、塗潰しの速度を低
下させることなく高速に塗潰しが可能になる。ま
た、塗潰しの柄を記憶する回路をもたせているた
めに、任意の柄について適用できるという効果が
ある。
第１図は本発明による色柄発生装置を示した
図、第２図は色コード選択回路を示した図、第３
図は色柄の例を示した図である。 １０６，１０７，１０８……色コード選択、１
１１……カウンタ、１１２……柄記憶回路、１０
９……フオア・グランド色保持レジスタ、１１０
……バツク・グランド色保持レジスタ。
図、第２図は色コード選択回路を示した図、第３
図は色柄の例を示した図である。 １０６，１０７，１０８……色コード選択、１
１１……カウンタ、１１２……柄記憶回路、１０
９……フオア・グランド色保持レジスタ、１１０
……バツク・グランド色保持レジスタ。
Claims (1)
- １ 二次元表示手段に表示される二次元格子状の
色情報の点列を保持するメモリ手段と、該メモリ
手段に対してアドレス・データ及び書き込み信号
を送出する制御手段とを具備する塗り潰し図形発
生装置において、塗り潰される図形に係わる複数
の色情報を保持する手段と、該複数の色情報の組
み合せからなる該図形を構成するため、二次元格
子状の各点を前記複数の色情報のどの色情報にす
るかの選択情報を所定格子数分記憶する手段と、
該記憶手段から送出される該選択情報により、該
当する上記保持手段からの前記色情報を前記メモ
リ手段の対応する位置に選択的に送出るす選択手
段とからなることを特徴とする色柄発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173216A JPS5962971A (ja) | 1982-10-04 | 1982-10-04 | 色柄発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173216A JPS5962971A (ja) | 1982-10-04 | 1982-10-04 | 色柄発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5962971A JPS5962971A (ja) | 1984-04-10 |
| JPS6326913B2 true JPS6326913B2 (ja) | 1988-06-01 |
Family
ID=15956275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57173216A Granted JPS5962971A (ja) | 1982-10-04 | 1982-10-04 | 色柄発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5962971A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60258589A (ja) * | 1984-06-06 | 1985-12-20 | 株式会社日立製作所 | 文字図形表示回路 |
| JPS6172293A (ja) * | 1984-09-17 | 1986-04-14 | 横河電機株式会社 | カラ−図形表示装置 |
| JPS6277680A (ja) * | 1985-09-30 | 1987-04-09 | Ascii Corp | 画像デ−タ処理装置 |
| JPH079573B2 (ja) * | 1987-09-07 | 1995-02-01 | 株式会社アスキー | データ書込／転送装置 |
| JP2824744B2 (ja) * | 1995-01-30 | 1998-11-18 | 株式会社日立製作所 | 画像処理装置、データ処理装置およびデータ処理システム |
-
1982
- 1982-10-04 JP JP57173216A patent/JPS5962971A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5962971A (ja) | 1984-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
| US4979738A (en) | Constant spatial data mass RAM video display system | |
| US4075620A (en) | Video display system | |
| US4139838A (en) | Color pattern and alphanumeric character generator for use with raster-scan display devices | |
| US4570161A (en) | Raster scan digital display system | |
| EP0139093B1 (en) | Raster scan display system with plural storage devices | |
| JPH0141994B2 (ja) | ||
| US4011556A (en) | Graphic display device | |
| JPS592905B2 (ja) | デイスプレイ装置 | |
| EP0215984B1 (en) | Graphic display apparatus with combined bit buffer and character graphics store | |
| US4626839A (en) | Programmable video display generator | |
| JPS6326913B2 (ja) | ||
| GB2116004A (en) | Improvements in or relating to video display systems | |
| JPS6333711B2 (ja) | ||
| JPH0361199B2 (ja) | ||
| JPS63250689A (ja) | ラスタ走査表示システム | |
| JP2792598B2 (ja) | 走査型表示装置のスプライト表示制御装置 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPS58176686A (ja) | 表示装置 | |
| SU1413647A1 (ru) | Устройство дл формировани изображений | |
| SU1275521A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| JPH0469908B2 (ja) | ||
| JPS587999B2 (ja) | 表示装置 | |
| JPH0121512B2 (ja) | ||
| JPH0253797B2 (ja) |