JPS6031178A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ナイスプレイ装置やプリンタ装置の特に文字
や図形をドツトで表示する表示装置の最終表示部へ送出
するドツト情報のドツト編集に関し、文字のタテ書き、
文字パターンマトリックスの拡大、縮小２表示部全体の
タテヨコ？いれかえる書式回転等の実現方法に関する。

従来、この種のドツト表示装置における文字のタテ書き
書式回転あるいはドットマ）　ＩＪソックスイズの変換
すなわち文字の拡大、縮小は、プログラムで行ったりあ
るいはそれぞれ専用のハードウェア論理回路で行ってい
た。

文字のタテ書きすなわち文字パターンマトリックスの９
０’回転について、第１図に一例を示すと従来文字バタ
ー／のドツトマトリックスをサブマトリックス形式でも
ち、９０°回転の場合、第１図（ｂｌ　Ｋ示すようなビ
ット順置換回路を使用する方法を採っていた。この方法
によると、文字パターンおよびドツト編集メモリはサブ
マトリックス形式に固定され、さらにビット順置換回路
は文字のりテ書き用９０°回転機能の実現の為の専用回
路に限定され、前記文字の拡大、縮小機能用には、また
別の回路が必要とされ柔軟性に欠ける。

本発明の目的は、マ）　ＩＪソックス造を有すレジスタ
群とそのレジスタ群への書込与およびマトリックス変換
されたビット形式での読み出しを可能ならしめるマトリ
ックス変換回路のみを使用して文字のタテ書き、画面の
タデ、ヨコ変換の書式回転、あるいは文字パターンのマ
トリックスサイズの拡大、縮小を実現出来ることを可能
とする表示装置を提供することにある。

すなわちマトリックス構造のレジスタを有し、該マ）　
ＩＪソックスジスタへ表示情報の一部を格納し、所定の
読出しモードで該マトリックスレジスタを読出し、この
動作を複数回実行することにより、文字パターンあるい
は画面の９０°回転やさらに書込み読出しを操作する過
程でマ）　ＩＪソックスイズの拡大、縮小をも行うこと
を可能とするものである。

次に本発明の実施例を示した図面を参照して、本発明の
詳細な説明する。

第２図を参照すると本発明の第１の実施例はマイクロプ
ロセッサが上位装置からの文字コードを受信し、該文字
コードに対応する文字パターンを文字パターン、メモリ
３から読み出してドツト展開用の画面メモリ４と該画面
メモリ４のドツト情報を印字するｌ：１１字部５とから
成る本実施例における文字パターンメモリ３のデータ格
納形式を第３図に示す。第３図（ａ）は２４ビツト×２
４ドツトの文字パターンの例で文字パターンメモリ上は
第３図（ｂ）に示すように格納されている。

画面メモリ４の構成を第４図に示す。画面メモリ４は第
４図（ａ）に示すように１ペ一ジ分のドツト情報を格納
できる容量を持っている。

ここで、マイクロプロセッサ１が文字パターンメモリ３
から任意の文字パターンを横Ｖきの形式でドツトメモリ
４に展開する場合はドツトメモリのアドレスの操作のみ
で第５図（ａ）に示すように夫々の１バイトの中のビッ
トの操作は必要なく実行できる。

しかるに文字を縦書きでドツトメモリ４に書き込む場合
は第５図（ｂ）に示すように文字パターンを９０°左に
回転して格納する必要がある。

ここで第３図（ａ）に示す文字パターンメモリの格納形
式のマトリックスパターンを、第５図Ｔｂ）のように、
ドツトメモリに格納するためにはマトリックスの縦横を
入れかえる必要がある。そこで本実施例ではマトリック
ス変換回路を使用する。

第６図にマトリックス変換回路を示す。本実施例におけ
るマトリックス変換回路は８ビツトのレジスタ１１を８
個とこれらの書込みのレジスタを任意に設定可能な書込
みアドレスデコーダ１２とこれらのレジスタを３つの形
式の８ビツトの情報として読み出し可能な、読み出し選
択回路１３とから構成される。

ここで画面メモリに縦書き文字パターンを書き込む為に
は９０°左に回転したパターンをマトリックス変換回路
の読み出し形式（ｂ）を使用することにより得られる。

さらに文字パターンメモリの文字パターンマド５− リックスの全体を拡大（拡大文字）あるいは縮小（縮小
文字）する場合、文字パターンマトリックスの行あるい
は列方向を挿入（くり返し）あるいは間引く方法がとら
れる。この時第３図（ａ）の文字パターン形式であると
行の挿入はバイト単位で操作可能なためマイクロプロセ
ッサで実行可能であるが列の挿入はバイト内の部分ビッ
トシフト等の複雑な操作全必要とする。

本実施例におけるマ）　ＩＪックス変変換路路管使用た
場合文字パターンマトリックスを８×８の単位で本マト
リックス変換回路に格納する。そして第７図に示す読み
出し形式（ｂ）で左９０°回転した形で読み出す。この
時原文字パターンマトリックスの列が一バイトとして読
み出せるので列をくり返し挿入すれば拡大になり間引け
ば縮小が可能となる。そして拡大あるいは縮小後のマト
リックスを再度マ）　ＩＪソックス換回路に格納して今
度は第７図読出し形式（Ｃ）で右９０°回転させ読み出
すことによりサイズ変換後の文字パターンマトリックス
が得られる。なお、これはさらにドツト画面メモリ６− の一部分あるいは全体に対して実行すれば画面の縮小・
拡大が可能になる。また画面全体に対して９０°回転を
行うとマトリックス変換回路とドツトメモリのアドレス
操作により画面全体のマトリックス縦・横変換、すなわ
ち第４図（ａ）に示す８Ｎドツト（ヨコ）ＸＭドツト（
タテ）からＭドツト（ヨコ）×８Ｎドツト（タテ）への
変換が可能となる。

なお、第７図に示す読出し形式１ａ）は、書込みデータ
形式と同一の形式での読出し形式で１本実施例ではマ）
　ＩＪソックス換回路が通常の８バイト×８ビツトのメ
モリとして使用出来るよう設けられたものである。

本実施例におけるマ）　ＩＪソックス換回路は８×８ビ
ツトであるが、このビット構成は任意でよい。

本発明は、以上説明したように、ドツトマトリックスの
同転、拡大、縮小等が容易に可能となるマトリックス変
換回路を設けることにより、簡易なハードウェアで多種
の表示機能をもつ表示装置が実現できる。

　７−

【図面の簡単な説明】

第１図は従来の文字パターンの９０°回転の例を示す図
、第２図は、本発明の一実施例のプリンタ装置の全体の
ブロック構成を示す図、第３図ｔａ）は本実施例の一つ
の文字パターンサイズである２４ドツト×２４ドツトの
文字パターンのマトリックス図、第３図（ｂ）は前記文
字パターンマ）　ＩＪソックスータを文字パターンメモ
リに格納した時の図、第４図は画面メモリの形式ケ示す
図で、第４図（ａ）は画面メモリのマ）　ＩＪックス図
、第４図１ｂ）は画面メモリのメモリに格納した時の図
、第５図は画面メモＩＪ　Ｋ文字パターンを描画した時
の図で、第５図（ａ）は、横書きで文字パターンデータ
を画面メモリに書込んだ図、第５図（ｂ）は縦書きで文
字パターンを画面メモリに簀込んだ図、第６図は本実施
例のマトリックス変換回路の構成を示す図、第７図は、
本実施例のマ）　ＩＪソックス換回路の書込みのデータ
形式に対して読出しの３つの読出しデータ−Ｌｌ＠ポ− 手続補正書（−５式） 昭和　年５８°Ｈ＠１日 特許庁長官　殿 １、事件の表示　昭和５８年特　許　願第１３９０２６
号２、発明の名称　表示制御装置 ３、補正をする者 事件との関係　出　願　人 東京都港区芝五丁目３３番１号 （４２３）　日本電気株式会社 代表者　関本忠弘 ４、代理人 ５、補正命令の日付　昭和５８年１１月２９日（発送日
）６、補正の対象 図面 ７、補正の内容 （１）図面の８７図を別紙のとおり訂正します。 第７図

Claims (1)

【特許請求の範囲】
1. ドツトで文字や図形を表示するディスプレイ装置やプリ
   ンタ装置において、ｎビットが同時に書込み可能なｎ個
   の記憶素子を有するｎビットレジスタをｍ組と、該ｍ組
   のうちの任意の一組のｎビットレジスタへの書込みを指
   定可能とする書込み選択回路と、前記ｍ個の各ｎビット
   レジスタの対応するビットが各ｎビットレジスタから１
   ビツトずつ計量ビット同時に読出せかつ各ｎビットレジ
   スタのどのビットかを任意に指定可能としさらに同時読
   出しの前記ｍビットの配列が逆の形式での読出しも可能
   とする読出し選択回路を有するマトリックス変換回路と
   を有することを特徴とする表示制御装置。