JPS58179888A - フオントデ−タ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は文字をドツトマトリクスで構成したフォントメ
モリからフォントデータを読出し、縦−横変換おるいは
横−縦変換するフォントデータ変換回路に関する。例え
ば従来のプリンタ装置は、横書用文字フォントメモリを
有し、縦書する場合は低速プリンタでは文字を９０度回
転して印字し、高速プリンタでは縦書専用のフォントメ
モリを有しておシ、そこから読出して印字をしていた。

しかしながら第１図−ａに示すような半角を含む文字の
場合第１図−すのように半角文字を独立に回転させるか
、第１図−Ｃに示すように半角文字は回転せずに印字し
ておシ印字された文字に不自然さがあった。さらに半角
文字を組み合せた文字をあらかじめ全角文字としてフォ
ントメモリに記憶させておきこれを回転させて第１°図
−ｄのような印字をしている装置もあるが、予め組み合
せ文字をフォントメモリに記憶させる為フォント作成に
手間を要し、またメモリ容量が増大する欠点があったＯ したがって本発明は半角文字、４半角文字を組合せた文
字のフォントデータを予め全角文字としてフォントメモ
リに記憶させることなく、９０度回転させることを目的
とし、このために１文字をｍ個の部分マトリクスで構成
し、さらに各部分マトリクスをｎビット×ｎラインで構
成したフォントデータを９０度回転するフォントデータ
変換回路であって、１文字分の容量を有するメモリと、
１ライン単位で取込んだフォントデータを１ピット単位
に分解してメモリに供給し、またメモリから１ビット単
位で読出された複数ビットのフォントデータを１ライン
に組立て送出するシフトレジスタと、メモリに与えるア
ドレスを上位、中位、下位に区分し、書込み時には中位
アドレスを更新して各ビットの書込み位置を指定し、下
位アドレスを更新して各ラインの書込み位置を指定し、
上位アドレスを更新して各部分マトリクスの書込み位置
を指定し、また読出し時には下位アドレスを更新して各
ビットの読出し位置を指定し、中位アドレスを更新して
各ライ″ンの読出し位置を指定し、上位アドレスを書込
み時とは異なる順序で更新して各部分マトリクスの読出
し位置を指定するアドレス生成回路とを備えたフォント
データ変換回路を提供するもので、以下図面にしたがい
詳細に説明する。

第２図は本発明の一実施例を示すブロック図であって、
１は１６進の第１カウンタ、２は１６進の第２カウンタ
、３は１６進の第３カウンタであり、それぞれリセット
信号によりクリアされる。

また第１カウンタ１のクロック端子に゛はクロック信号
が入力され、この第１カウンタ１のキャリア端子Ｃは前
記第２カウンタ２のクロック端子に接続され、前記第２
カウンタ２のキャリア端子Ｃは前記第３カウンタ３のク
ロック端子に接続されている、４はインバータ、５はセ
レクト端子ＳＥに“０″が入力されたとき入力端子ＩＡ
、２Ａに入力されたデータを出力端子ＩＣ，２Ｃから出
力し、セレクト端子ＳＥＫ″′１″が入力されたときに
は入力端子ＩＢ、２Ｂに入力されたデータを出力端子Ｉ
Ｃ，２Ｃから出力する第１マルチルクサ、６はセレクト
端子ＳＥＫ″′０”が入力されたときには入力端子ＩＡ
、２Ａ、３Ａ、４Ａに入力されたデータを出力端子１ｃ
、２Ｃ，３Ｃ，４Ｃから出力し、入力端子ＩＢ、２Ｂ、
３Ｂ、４Ｂに入力された信号を出力端子ＩＤ、２Ｄ、３
Ｄ、４Ｄから出力し、またセレクト端子ＳＥＫ”ビが入
力されたときには入力端子ＩＡ、２Ａ、３Ａ、４Ａに入
力されたデータを出力端子ＩＤ、２Ｄ、３Ｄ、４Ｄから
出力し、入力端子ｌＢ、２Ｂ、３Ｂ、４Ｂに入力された
データを出力端子ＩＣ，２Ｃ，３Ｃ。

４Ｃから出力する第２マルチゾレクサ、７はり一ド／ラ
イト信号が０”のときには入力端子ＩＮに入力されたデ
ータを第２マルチプレクサ６が指定するアドレスに書込
み、リード／ライト信号がｌ”の、１には第２マルチプ
レクサ６が指定するアドレスに書込まれているデータを
出力端子ＯＵＴから出力する１ビツトＸ１０２４番地の
ランダムアクセスメモリ（以下ＲＡＭという）、８は入
力端子ＯＥＫ’０″が与えられ、かつロート／シフト信
号が１″のときにはパスラインから１６ビツトのデータ
を一度に取込み、ロード／シフト信号が０”のときには
シフトクロックに同期して１ビツトずつシフトするシフ
トレジスタ８であυ、このシフトレジスタ８がシフト動
作するときには最下位ビットが出力端子ＯＵＴからＲＡ
Ｍ　７の入力端子ＩＮに出力され、ＲＡＭ　７の出力端
子ＯＵＴからシフトレジスタ８０入力端子ＩＮへ出力さ
れたデータをシフトレジスタ８の最上位ビットに書込む
ようになっていル、マたシフトレジスタ８０入力端子Ｏ
ＥＫ″１″が与えられると、シフトレ・ノスタ８の内容
は１６ビツト単位でパスラインへ出力されるようになっ
ている。

前記構成において第３図から第６図の説明図を参照しな
がら動作を説明する。

まず図示せぬフォントメモリには第３図に示すフォント
データが格納されておシ、全角文字は第３図（、）に示
すように左半分が第１番地〜第３２番地に格納され右半
分が第３３番地から第６４番地に格納されている。また
半角文字は第３図（ｂ）に示すように第１番地〜第３２
番地に格納され、最下位ビットｂ。は全てスペースとな
っている。また四半角文字は第３図（ｃ）に示すように
第１番地〜第１６番地に格納され、最下位ビットｂ。お
よび第１６番地は全てスペースとなっている。なおデー
タ幅は１６ビツトでアシ、各文字はもちろん重複しない
アドレスに格納されているものとする。

このように格納されたフォントデータを図示せぬ制御回
路が１ライン、すなわち１６ビツトのフォントデータを
一度に取シ出し、パスラインに送出し、またシフトレジ
スタ８の入力端子ＯＥＫ”０”を与え、さらにロード／
シフト信号を“ｌ＃にすると、シフトレジスタ８はこの
１６ビツトのフォントデータを一度に取込む。次にロー
ド／シフト信号を０＃にすると、シフトレジスタ８がシ
フト動作し、そのＯＵＴ端子からＲＡＭ　７のＩＮ端子
に１ビツトずつ出力される。一方第１カウンタ１、第２
カウンタ２および第３カウンタ３は前記図示せぬ制御回
路によって事前にクリアしておき、また変換／非変換信
号を′″ｌ＃にして第１マルチプレクサ５および第２マ
ルチプレクサ６のセレクト端子ＳＥにｌ”を入力してお
く。これによシ第１マルチプレクサ５は入力端子ＩＢ、
２Ｂに入力されたデータ（０，１）を出力端子ＩＣ，２
Ｃから出力し、第２マルチグレクサ６は入力端子ＩＡ、
２Ａ、３Ａ。

４Ａに入力されたデータ（ｏ、ｏ、ｏ、ｏ）を出力端子
ＩＤ、２Ｄ、３Ｄ、４Ｄから出力し、入力端子ＩＢ、２
Ｂ、３Ｂ、４Ｂに入力されたデータ（ｏ、ｏ、ｏ、ｏ）
を出力端子ＩＣ，２Ｃ，３Ｃ。

４Ｃから出力する。したがってＲＡＭ　７の１００Ｈ（
すなわち２５６）番地に前記シフトレジスタ８から出力
されＩＬ１ビット目のデータが書込まれる。

同様にして次の１クロツクで第１カウンタ１が″１’増
数すると、ＲＡＭ　７のアドレスｌｌ０Ｈ（２７２番地
）に２ビツト目のデータが書込まれる。このようにして
０ＩＯＨ（すなわち１６）番地おきに１６ビツトのフォ
ントデータがＲＡＭ　７に書込まれると、図示せぬ制御
回路が前記と同様にして図示せぬフォントメモリから次
の１ラインのフォントデータを取り出し、パスラインへ
送出すると、シフトレジスタ８にこのｌラインのフォン
トデータが取込まれ、シフトされ、ＲＡＭ７の１ＯＩＨ
（すなわち２５７）番地から０１０Ｈ（すなわち１６）
番地おきに１６ビツト書込まれる。同様にして１６ライ
ン分のフォントデータをＲＡＭ　７に順次書込むと、第
４図（、）に示す全角文字では部分マトリクス（イ）、
第４図（ｂ）に示す半角文字では部分マトリクス（ホ）
がＲＡＭ　７の１００Ｈ（すなわち２５６）番地からｌ
　ＦＦＨ（すなわち５１１）番地に書込まれることにな
る。次の１６ライン分のフォントデータは、第４図（、
）に“示す全角文字では部分マトリクス（ロ）、第４図
（ｂ）に示す半角文字では部分マトリクス（へ）がＲＡ
Ｍ　７の３００Ｈ（すなわち７６８）番地から３ＦＦＨ
（すなわち１０２３）番地に書込まれることになる。さ
らに次の１６ライン分のフォントデータは、第４図（ａ
）に示す全角文字では部分マトリクス（ハ）、第４図（
ｂ）に示す半角文字では新たな文字の部分マトリクス（
ホ）がＲＡＭ　７のｏｏｏｕ（すなわち０）番地から０
ＦＦＨ（すなわち２５５）番地に書込まれることになる
。最後の１６ライン分のフォントデータは第４図（、）
に示す全角文字では部分マトリクスに）、第４図（ｂ）
に示す半角文字では前記新だな文字の部分マトリクス（
へ）がＲＡＭ　７の２００Ｈ（すなわち５１２）番地か
ら２ＦＦＨ（すなわち７６７）番地に書込まれることに
なる。

以上の動作を整理すると、次のようになる。すなわち全
角文字は第５図（ａ）に示すように４個の部分マトリク
ス（イ）、　（ロ）　、　ｐう、に）に分割し、これを
第６図に示すＲＡＭ　７のエリア■、■、■、■に、こ
の順序で１６ビツトおきに書込む。また半角文字は第５
図（ｂ）に示すように２個の部分マトリクス（ホ）。

（へ）に分割１第１の半角文字の部分マトリクス（ホ）
。

（へ）を第６図に示すＲＡＭ　７のエリア■、■に、こ
の順序で１６ビツトおきに書込み、続く第２の半角文字
の部分マトリクス（ホ）、（へ）を第６図に示すＲＡＭ
７のエリア■、■に、この順序で１６ビ、ノドおきに書
込む。さらに同じ部分マトリクスの各ラインは先頭アド
レスを１番地ずつ増してＲＡＭ７に書込む。

さて、前述のようにして全角文字の１文字分に相当する
フォントデータをＲＡＭ　７に書込んだ後、図示せぬ制
御回路力；クリア信号を送出して、一旦第１カウンタ１
、第２カウンタ２、第３カウンタ３をクリアし、また変
換／非変換信号を０＃にして第１マルチプレクサ５およ
び第２′？ルチプレクサ６のセレクト端子ＳＥに０”を
入力し、さらにロード／シフト信号を′１”にしておく
。これにより第１マルチプレクサ５は入力端子ＩＡ、２
Ａに入力されたデータ（０，０）を出力端子ＩＣ，２Ｃ
から出力し、第２マルチプレクサ６は入力端子ＩＡ。

２Ａ、３Ａ、４Ａに入力されたデータ（ｏ、ｏ、ｏ、Ｏ
）を出力端子１．Ｃ，２Ｃ，３Ｃ，４Ｃから出力し、入
力端子ＩＢ、２Ｂ、３Ｂ、４Ｂから入力されたデータ（
ｏ、ｏ、ｏ、ｏ）を出力端子ＩＤ、２Ｄ３Ｄ、４Ｄから
出力する。これによりＲＡＭ　７は０００）（（すなわ
ちＯ）番地に書込まれているフォントデータを出力端子
ＯＵＴから出力し、シフトレジスタ８はシフト動作しな
がらこのフォントデータを入力端子ＩＮから取込む。同
様にして第１カウンタ１１第２カウンタ２および第３カ
ウンタ３が″ｌ＃増数すると、ＲＡＭ　７の０ＯＩＨ（
すなわちｌ）番地に書込まれているフォントデータがシ
フトレジスタ８に取込まれる。このようにしてｌライン
分、すなわち１６ビツトのデータがシフトレジスタに取
込まれると、図示せぬ制御回路が入力端子ＯＥに“０”
を与え、この１６ビツトのデータをパスラインを介して
端末装置、例えばプ１ノンタへ転送する。同様にして１
６×４ライン分のフォントデータをＲＡＭ　７から順に
取出し、転送することによりプリンタは９０度回転され
た全角文字のフォントデータを受取ることができる。

なお前記図示せぬ制御回路は第７図のタイムチャートに
示すように各種制御信号を送出し、また受取る。

また第８図は変換前後のフォントデータを示す図であり
、第８図（ａ）は変換前のフォントデータを示し、第８
図（ｂ）は変換後のフォントデータを示している。

さらに第９図はＲＡＭ　７の記憶内容を示す図である。

これら第８図および第９図を参照して、前記実施例を概
略的に説明すると、次のようになる。すなわち、第８図
（、）に示すフォントデータを枠内に書かれた順序でＲ
ＡＭ　７に与え、第９図に示す位置に書込む。このＲＡ
Ｍ　７に書込まれたフォントデータを失弧番地から順に
、読出しシフトレジスタ８の上位から下位へと書込み、
ｌラインずつ組立て、送出すると、このフォントデータ
は第８図（ｂ）に示すように９０度回転されることにな
る。

以上説明したように動作するので、全角文字のフォント
データを９０度回転できるばかりでなく絵文字について
も９０度回転したフォントデータが得られる。例えば半
角文字を２文字組合せる場合には左側の位置させるべき
半角文字のフォントデータを最初にフォントメモリから
読出し、シフトレジスタ８に供給してＲＡＭ　７に書込
み次に右側に位置させるべき半角文字のフォントデータ
をフォントメモリから読出しシフトレジスタ８に供給し
てＲＡＭ　７に書込み、この後再配置されたフォントデ
ータをシフトレジスタ８から読出せばよい。

捷だ四半用文字を４文′字組合せる場合には左上部に位
置させるべき四半用文字のフォントデータを最初にフォ
ントメモリから読出し、シフトレジスタ８に供給してＲ
ＡＭ　７に書込み、次に左下部に位置させるべき四半用
文字のフォントデータをフォントメモリから読出し、シ
フトレジスタ８に供給してＲＡＭ　７に書込み、次に右
上部に位置させるべき四半用文字のフォントデータをフ
ォントメモリから読出し、シフトレジスタ８に供給して
ＲＡＭ　７に書込み、次に右下部に位置させるべき四半
用文字のフォントデータをフォントメモリから読出し、
シフトレジスタ８に供給してＲＡＭ　７に書込み、この
後再配置されたフォントデータをシフトレジスタ８から
読出せばよい。また半角文字が１文字、まだは四半用文
字が１〜３文字しか必要としない場合には、四半用文字
に相当するだけのスペースのフォントデータを適宜シフ
トレジスタ８に供給すればよい。

なお前記実施例では半角文字の右側、四半角文字の右側
および最下部にそれぞれ１ビット幅のスペースを挿入し
たフォントデータとしているので、組合せ文字としたと
きに隣接する文字が接しなくなっている。

以上詳細に説明したように本発明によれば、フォントデ
ータを四半角文字単位で９０度回転すると共に、ＲＡＭ
に書込む位置を書込む順序に応じて変えるようにしたの
で、全角文字だけではなく、半角文字、四半角文字を組
合せた文字のフォントデータも９０度回転することが可
能となシ、かつ組合せ文字を予めフォントメモリに用意
しておく必要がなくなるという効果がある。

【図面の簡単な説明】

第１図は従来の変換方式を示す図、第２図は本発明の一
実施例を示すブロック図、第３図から第９図は実施例の
説明図であって、第３図フォントデータを構成を示す図
、第４図は部分マトリクスを示す図、第５図はフォント
メモリからフォントデータを読出す順序を示す図、第６
図はメモリの格納エリアを示す図、第７図は実施例のタ
イムチャート、第８図は変換前後のフォントデータを示
す図、第９図はＲＡＭの記憶内容を示す図であるっ１・
・・第１カウンタ、２・・・第２カウンタ、３・・・第
３カウンタ、４・・・インバータ、５・・・第１マルチ
グレクサ、・５６・・・第２マルチプレクサ、７・・・
ＲＡＭ％　８・・・シフトレジスタ。 第７図 カラ：ｙ７ａ、ｖ７９ 第８図 （０） （ｂ） 手続補正書（方式） ８．。−７・へ２３Ｂ 特許庁長官　殿 ２　発明の名称 フォントデータ変換回路 ３　補正をする者 事件との関係　　　　　　　特　許　出　願　人住　所
（〒１０５）　　東京都港区虎ノ門１丁目７番１２号５
　手続補正指令の日付 昭和５７年７月２７日（発送日） ６、補正の対象　　図面中「第３図」及び「第５図」７
、補正の内容　　図面の第３図および第５図を別紙のと
おり補正する。 第３図 （０）　　　　　（ｂ）　　　　（Ｃ）第５図

Claims (1)

【特許請求の範囲】
1. １文字をｍ個の部分マトリクスで構成し、さらに各部分
   マトリクスをｎピットスｎラインで構成したフォントデ
   ータを９０度回転するフォントデ−タ変換回路であって
   、１文字分の容量含有するメモリと、１ライン単位で取
   込んだフォントデータを１ビット単位に分解してメモリ
   に供給し、またメモリから１ビット単位で読出された複
   数ビットのフォントデータを１ラインに組立て送出する
   シフトレジスタと、メモリに与えるアドレスを上位、中
   位、下位に区分し、書込み時には中位アドレスを更新し
   て各ビットの書込み位置を指定し、下位アドレスを更新
   して各ラインの書込み位置を指定し、上位アドレスを更
   新して各部分マトリクスの書込み位置を指定し、また読
   出し時には下位アドレスを更新して各ビットの読出し位
   置を指定し、中位アドレスを更新して各ラインの読出し
   位置を指定し、上位アドレスを書込み時とは異なる順序
   で更新して各部分マトリクスの読出し位置を指定するア
   ドレス生成回路とを備えたことを特徴とするフォントデ
   ータ変換回路。