JPS61140986A - 文字回転装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、文字の印字及び表示を行う際に回転した文字
を必要とする装置に好適な文字パターンデータの回転処
理に係るものである。

〔発明の背景〕

近年、パーソナルコンビエータやワードプロセッサ等を
利用したＯＡ化が盛んとなっており、これらの出力装置
であるプリンタにも高機能化が要求されている。例えば
、縦書きでも横書きでも出力可能となる文字回転機能、
要求に応じた大きさの文字を出力する文字拡大縮少機能
、さらには特定の文字だけ太線で出力するボールド機能
等である。

これらの要求のうち文字回転機能を実現する手段として
は次に示す３つの方式が考えられる。

第１番目は縦書き文字の文字パターンデータを格納した
キャラクタジェネレータ（以下ＣＧと略す）と呼ばれる
Ｒ　ＯＭ　（Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ　）と
、横書き文字の文字パターンデータを格納したＣＧを切
り換えて利用する方式である。ＷＪ２番目は縦書き文字
のパターンデータを利用してＣＰＵがソフトウェアによ
って内部レジスタあるいはワークメモリをうまく利用し
て横書き文字パターンを発生する方式である。第３番目
は横書き文字パターンデータと縦書き文字バタニンデー
タを発生可能となるようにＣＧを構成する方式である。

以下、本発明の説明に先立ち、＄８図〜第１０図を用い
て従来技術とその欠点について詳しく説明する。

先ず上記第１番目の方式について述べる。第８図はＣＧ
Ｋ格納する文字パターンデータな示したものであり、（
ａ）は縦書き文字用のＣＧ、（ｂ）は横書き用のＣＧで
ある。同図において丸印はデータ１１“、空白はデータ
１φ“を示している。

例えば、１番地のアドレスは、（ａ）の場合のデータが
＄　１８（＄は１６進数のデータであることを示す’）
　、（ｂ）の場合のデータが＄ＩＦである。第９図は第
１図に示した両方ＣＧを切り換えて縦横両用書きのプリ
ンタ駆動装置のブロック図である。第９図において、１
は中央演算処理装＃（以下、ＣＰＵと略す）、５はＣＰ
Ｕのアドレスバス、６はＣＰＵのデータバス、７は回転
制御部、８は回転制御信号線、９は縦書き文字用ＣＧ、
１１は横書き文字用ＣＧ、１０と１２はＣＧのデータバ
ス、１３は選択回路、２はバッファメモリ、３はデータ
変換部、４はプリンタである。

次に第９図の動作を欽明する。先ずＣＰＵ　１はアドレ
スバス５とデータバス６を介して回転制御部７へ横書き
か縦書きかの情報を与える。

その情報は回転制御信号線８を介して選択回路１３へ与
えられる。同図において選択回路１３は横書き文字用の
ＣＧ１１を選択しており、バッファメモリ２へは横書き
文字パターンデータが書き込まれる。これに対して、縦
書き文字を出力したい時には選択回路１３が縦書き文字
用のＣＧ９を選択する様に回転制御部７を制御する。要
するに本方式はＣＰＵＩが縦書き文字用Ｃ’Ｇ９と横書
き文字用ＣＧｌｌを選択可能な様に構成し、バッファメ
モリ２およびバッファメモリ２に格納したデータをプリ
ンタ４へ与えることのできるデータ形式へ変換するデー
タ変換部３を介して、プリンタ４において縦書き文字と
横書き文字を出力可能としたものでめる。しかしながら
上記方式においては次の様な欠点がある。

先ずプリンタ出力装置として漢字出力を考慮した場合、
英数字に比較してその文字数が多大である。さらに高機
能化を図るためには将来３８×３８ドツト、６４Ｘ６４
ドツトといった高品質の文字が必要となり１文字当りの
データ童が多大となる。この様にＣＧの容量が大きくな
った場合に縦書き用ＣＧと横書き用ＣＧを持つことは、
その装置の部品点数が増すと同時に高価なものとなって
しまう。この様な欠点を焦くすべく考えられるのが前記
第２．第３番目の方式である。

第２番目の方式は縦書きか横書きか一方のＣＧを持ちＣ
ＰＵがソフトウェアにより文字の回転を行うものである
。具体的にはＣＰＵの内部レジスタかあるいは外部の記
憶装置を利用するものであり、ソフトウェア動作は第８
図を用いて以下に説明する。

第８図において（ａ）がＣＧであり（ｂ）が外部記憶装
置とした場合、先ずＣＧのアドレスφ番地から読み出し
たデータのうちＤφビットの情報を外部記憶装置のアド
レスφ番地Ｄ７ビツトへ書き込む。次にＣＧのφ番地Ｄ
１〜Ｄ７ビツトの情報を外部記憶装置１番地〜７番地の
Ｄ７ビツトへ書き込む。同様にＣＧの１番地のデータを
読み出しＤφ〜Ｄ７ビツトの情報を外部記憶装置φ〜７
番地のＤ６ビツトへ書き込む。以下ＣＧの７番地まで同
様の処理を行えば縦書き用の文字パターンデータから横
書き用の文字パターンデータを生成することができる。

しかしながら本方式においては、上述した様にＣＰＵが
データをビット巣位で操作するため横書き出力に比較し
て縦書き出力は処理時間が多大になるという欠点がある
。この様な欠点を無くすべく提案されているのが前記第
３番目の方式である。

第３番目の方式は、特開昭５８−４１８７号公報におい
て示されている様に縦書き文字と横書き文字のどちらの
パターンデータも読み出し可能となる様に構成したＣＧ
を用いるものである。

第１０図は縦横両用ＣＧの構成を示したものであり、説
明を簡単にするために１文字当り４ドツトＸ４ドツトの
構成としている。同図において、２１はデータ幅が１ビ
ツトのメモリ素子、２２は４本の信号線のうち１本を選
択する選択回路、２３はメモリ素子２１のアドレス信号
線、２４は列選択信号線、２５は行選択信号線、２６は
縦書き文字パターンデータバス、２７は横書き文字パタ
ーンデータバスである。界下第１０図の動作説明を行う
。

先ず、読み出したい文字データに対応するアドレスをア
ドレス信号線２３を介してメモリ素子２１に与える。こ
れにより１６個のメモリ素子から４×４ドツトの文字パ
ターンデータが出力される。ここで縦書き文字データは
行選択信号線２５で制御される４個の選択回路２２を介
して縦書き又字パターンデータバス２６へ出力する。つ
まり行選択信号線２５により縦書き文字パターンデータ
バス２６へ何行目のデータを出力するかが制御されてい
る。同様に横書き文字データは列選択信号線２４で制御
される４個の選択回路２２を介して横書き文字パターン
データバス２７へ出力する。

さらに列選択信号線２４により何列目のデータを横書き
文字パターンデータバス２７へ出力するかという制御を
行っている。要するに本方式を採用することにより、ア
ドレス信号線２３、列選択信号線２４、行選択信号線２
５を制御して容易に縦横両方の文字パターンデータを読
み出すことができる。しかしながら、この様な方式に２
いてはデータ幅が１ビツト幅のメモリ素子を用いること
が必要であるが、例えば２４Ｘ２４ドツトの文字フォン
トを格納するＣＧとする場合、データ幅が８ビツトのメ
モリ素子を使ったとしても７２個のメモリ素子が必要と
なる。従って、さらに高品位な文字を出力するためには
多大な部品点数となる。また、現在汎用のＣＧとなって
いる例えば富士通製の漢字ＲＯＭ　ＭＢ８３２５６−０
０１〜００９等は２４Ｘ２４ドツトの文字（漢字第２水
準は除（）データを９チツプで構成可能であるが本方式
には適用不可能であるため独自の文字パターンデータを
開発しメモリ素子に書き込まなければならないという様
な欠点がある。

〔発明の目的〕

本発明の目的は、この様な従来技術の欠点を無くすべく
、ＣＧに格納しである文字パターンデータな変換する手
段を設けることにより高速に回転文字パターンデータを
生成する文字回転装置を提供することＫある。

〔発明の概要〕

上記目的を達成するため忙、本発明は、マトリクス状に
配置されたメモリ素子からなり、縦横両方向から並列デ
ータの読み書きが可能なメモリブロックと、上記メモリ
ブロックへの読み書きの方向（縦か横か）を制御する入
出力制御回路を設け、ＣＧから読み出したデータを上記
メモリブロックへ書き込んだ方向と異りた方向に上記メ
モリブロックからデータを読み出す様に入出力制御回路
が制御することにより、文字パターンデータの回転処理
可能となる様構成したものである。

〔発明の実施例〕

本実施例は、文字パターンデータの９０度回転変換を高
速に実現するために考案した回転装置であり、プリンタ
のバッファメモリ或いはパソコンの表示用メモリに適用
が可能なものである。

以下、本発明を図面を用いて詳細に説明する。

２４１図は、本発明の一実施例を示したもので、第９図
と同一機能を有する回路ブロック及び同一信号線には第
９図と同一符号を付しである。

１５は８×８ビツト構成のメモリブロックであり、縦横
両方向からデータの読み書きが可能である。

１４はメモリブロック１５の入出力データを制御する入
出力制御回路である。さらに、１６はＣＰＵの読み出し
信号線、１８は制御クロック信号線、１７はメモリブロ
ック１５におけるデータ入出力の方向を制御する入出力
制御信号線である。本発明は、ＣＧ９に格納しである文
字パターンデ−タに９０度回転処理を施し、バッファメ
モリ２へ処理した文字パターンデータを書き込むもので
ある。

本実施列は文字フォントサイズ４０　Ｘ　４０ドツトの
文字を左９０度回転する場合について説明する。

先ずＣＰＵ１がＣＧ９に対して読み出そうとする文字パ
ターンデータのアドレスを与える。ここで、ＣＧ９は１
文字分のデータが２００バイト（４０Ｘ４０ビツト）で
あるため１文字当り２００バイトのメモリ空間を有して
いる。従ってＣＰＵ１は２００のアドレスをＣＧ９に連
続して与えることとなり、２００バイトの文字パターン
データがデータバス１０へ連続して出力される。この文
字パターンデータはメモリブロック１５へ堰り込まれ回
転処理されたデータとしてバッファメモリ２へ書き込ま
れる。この回転処理を行うメモリブロック１５は本発明
の最も重要な回路ブロックであるため第２図と８３図を
用いてさらに詳細な説明を行う。

第２図はメモリブロック１５の詳細を示したものであり
第１図と同一回路ブロック及び同−信号線罠は同一符号
を付しである。１９は８×８ビツト構成のメモリ素子で
あり制御クロック信号線１８によりデータの読み書きが
行なわれ、さらに入出力制御信号線１７によりデータ入
力の方向を匍Ｊ御可能である。２０は選択回路であり入
出力制御信号線１７によりデータ出力の方向を制御して
いる。第３図はメモリ素子１９の詳細を示したものであ
る。同図において第２図と同一回路ブロック及び同一信
号線には同−付号を付しである。ここではメモリ素子と
して日立製のＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ　Ｔｒａｎ
ｓｉｓｔｏｒ　Ｌｏｇｉｃ　）　ＨＤ　７４　ＬＳ２９
９という８ビツトシフトレジスタを８個用いた構成とし
ている。同図においては説明を簡単にするために本実施
例で必要な機能だけを示した８ビツトシフトレジスタが
２１である。

本回路において、入出力制御信号４１１１７が′Ｌ“の
時にクロックが入るとＰＩＮとＰＯＵＴ端子の８ビツト
データが入出力動作を行い縦方向にデータがシフトする
。これに対して、入出力制御信号＠１７が％Ｈ＃の時に
クロックが入るとＳ・ＩＮと８ＯＵＴ端子の１とットデ
ータが入出力動作を行うがシフトレジスタ２１が８個同
時に動作するので横方向に８ビツトデータがシフトする
。

この様にして８×８ビツトで縦横両方向からデータの入
出力が可能なメモリブロック１５が構成できる。次にこ
のメモリブロック１５を制御する入出力制御回路１４を
第４図と第５図を用いて説明する。

第４図は入出力制御回路の詳細を示したものであり、第
１図と同一回路ブロック及び同一信号線には同−付号を
付しである。同図において２２はアドレスデコーダ回路
、２３はカウンタ回路、２５は論理積回路である。ここ
で、アドレスデコーダ回路２２はアドレス線５がＣＧの
アドレスを示しており、かつＣＰＵの読み出し信号線１
６がＲＥＡＤ信号（負論理）を出力している時、制御ク
ロック信号線１８にデコード信号を出力する。

このデコード信号は同図カウンタ回路２３及び第１図の
メモリブロック１５においてクロック信号として利用す
る。つまり、カウンタ回路２３は上記デコード信号をク
ロック端子から入力することによりＣＰＵがＣＧをアク
セスした回数をカウントしている。このカウント動作は
第５図を用いて説明する。

第５図はＣＧから連続してデータを読み出す時のタイム
チャートを示したものである。同図においてアドレスは
常忙ＣＧを示しているためＲＥＡＤ信号がそのままデコ
ード信号となりカウント動作が行なわれる。ここで第４
図のカウンタ回路２３の出力部ＩＱＢＩＱｃ及びＱＤは
各々２，２゜２３及び２４分周した信号を出力する。こ
の中で、回転制御信号線８力いＨ“状態の時、２分周し
たＱＤ倍信号入出力制御信号線１７へ出力される。従っ
て第５図を見て明らかな様に８回のＣＧアクセスごとに
入出力制御信号線１７は１Ｈ“状伸ｔＬ“状態を繰り返
す。但し、第４図の回転制御信号線８がｈＬ“状態の時
は入出力制御信号線１７は論理積回路２５により常に′
Ｌ“状態となっている。

要するに文字パターンデータの回転を実行する時には、
入出力制御信号線１７の状態が８回のＣＧアクセスごと
に反転するが、回転を実行しない時は１Ｌ“状態のまま
である。以上説明した入出力制御回路１４とメモリブロ
ック１５を並用して文字パターンデータを回転する動作
を第６図と第７図を用いて説明する。

第６図は４０　Ｘ　４０ドツトの文字フォントの中の８
バイトに関してドツト巣位でアドレッシングしたもので
ある。同図においてＣＰＵＩがＣＧからデータを読む際
には通常ａ　ＯＯＳ−ａ　Ｏ？　＋　ａ　１　Ｇ〜４１
７の様に横方向にデータが出力される。次に第７図に示
したメモリブロック１５のタイムチャートを用いて説明
する。同図において入出力制御信号線１７が１Ｌ“状態
の時、制御クロックに同期してメモリブロック１５内の
シフトレジスタ２１はＰＩＮ端子からデータを入力し順
次シフトしていく。ところが回転制御信号線８が１Ｈ“
の時には８バイトの文字パターンデータを取り込んだ時
点で入出力制御信号線１７が１Ｈ“状態となる。

この時点で８個のシフトレジスタ２１に記憶しているデ
ータは第７図のタイムチャートより第１０図の上から順
番に、ａ　？　Ｇ　〜’　？　？　＋　”　Ｏ〜ａ　６
７　ｔ　’　Ｓ　Ｏ〜ａｓｙ・・・ａｌｏ〜ａ１７−ｏ
ｏ〜ａｏｙとなっている。

次に、第６図に示した残りの文字パターンデータを読む
と、上記シフトレジスタ２１に記憶していたデータが今
度は８ＵＵＴ端子から出力され、第７図に示した様に、
ａ０７〜ａ７７、Ｗｏｏ　〜ａ７６、−ａＯｌ　〜ａ？
１　、Ｗｏｏ　〜１＄７０というデータが得られる。

第６図より明らかな様に横方向の８ビツトを１パイ）Ｍ
Ｌ位でＣＧ９から読み出したデータがメモリブロッ２り
１５において縦方向の８ビツトを１バイト巣位としたデ
ータに変換されることくより、回転処理を行っている。

この時、回転したデータを５ＯＵＴ端子から出力すると
同時に、ＳＩＮ端子から次の文字パターンデータを順次
取り込む。さらに８バイトの文字パターンデータな取り
込むと入出力制御信号線１７が再び１Ｌ“状態となり、
Ｐ工Ｎ３１Ｉ！子から次の文字パターンデータな入力し
つつ、ＰＯＵＴ端子から回転文字パターンデータを出力
する。この様にして、１文字分（２００バイト）のパタ
ー７データを回転処理するタイムチャートが第７図の下
方に示している。８バイト分の文字パターンデータが入
出力制御信号線１７の状態により、ＰＩＮとＳＩＮ端子
から交互に入力される。これと同時にＰＩＮ端子から入
力したデータは８バイトデータの読み出し期間の後に８
σＵＴ端子から回転データとして出力する。同様に８Ｉ
Ｎ端子から入力したデータはＰ？５ＵＴ端子から出力す
る。

この様なシーケンスで２００バイトのデータを連続して
読み出すことにより、８バイトデータの読み出し期間だ
け遅れた位相で２００バイトの連続した回転文字パター
ンデータを生成することができる。また、入出力制御信
号線１７を定常状態にしておくことによりＣＧ９から読
み出した文字パターンデータをそのままデータとして出
力することも可能である。

従って、第１図においてＣＧ９から読み出した文字パタ
ーンデータはメモリブロック１５の中で必要な場合だけ
回転処理される。このメモリブロック１５が出力する文
字パターンデータは、ＣＰＵＩが示スバッファメモリの
アドレろへ書き込まれる。これによりバッファメモリ２
に対しては横書き縦書き両方の文字パターンデータを書
き込むことが可能となり、プリンタ４は縦書きでも横書
きでも出力することができる。

以上の説明から判る様に、処理の最初で８バイトデータ
の読み出し期間に有効なデータが出力されない。従りて
１文字が８Ｘ８ドツト構成の文字フォントにはあまり適
さない。むしろ本実施例に示した様な４０　Ｘ　４０ド
ツトの高解像度の文字に対して有効である。例えば従来
例で第２番目に示したソフトウェアで回転処理を行うた
めにはビット単位でデータの操作が必要となるため、通
常のバイト巣位のデータ操作と比較して８倍の処理時間
がかかってしまう。しかしながら、本発明を適用した場
合、４０Ｘ４０ドツトの文字フォント２００バイトのデ
ータに対して２０８バイトのデータ処理期間となるので
、わずか１．０４倍の処理時間で済むこととなる。

要するに本発明を適用することにより、少ない部品点数
で高速な文字回転装置を提供することができる。

また、本実施例に２いては、４０Ｘ４０ドツトの文字デ
ータを８×８ドツトのメモリブロックにより回転処理す
るものであったが何も本発明はこの例に限ったわけでは
なく、一般的にＮＸＮＸＮドラＮは自然数）の文字デー
タをＭＸＭ（ＭはＮの約数）ドツトのメモリブロックに
より回転処理することが可能である。

〔発明の効果〕

以上述べた様に１本発明によれば、ＣＧの構成方法を制
約することなく、シかも１文字当りの文字パターンデー
タが多くなっても少ない部品点数で文字回転装置が実現
できるため、汎用のＣＧに適用可能であり、かつ低コス
トで実現できるという効果がある。また、本方式では、
ビット単位の操作ではなくバイト単位或いはワード単位
で文字データの回転処理が行えるため高速化の効果があ
る。

【図面の簡単な説明】

第１図は本発明を適用したプリンタ駆動装置のブロック
図、第２図はメモリブロック１５の詳細ブロック図、第
３図はメモリブロック１５内の詳細メモリ構成図、第４
図は入出力制御回路のブロック図、第５図は第４図の動
作を示すタイムチャート、第６図は文字フォントとその
一部の詳細構成図、第７図は回転処理のタイムチャート
、第８図はＣＧに格納する文字パターンデータを示した
説明図、ｔｌＺ９図はプリンタ駆動装置のブロック図、
第１０図は縦横両用の文字ノ々ターンを発生するＣＧの
ブロック図である。 符号説明 １・・・ＣＰＵ　　　　　　２・・・バッファメモリ４
・・・プリンタ　　　　５・・・アドレスバス６・・・
データバス　　　９・・・ＣＧ１４・・・入出力制御回
路　１５・・・メモリブロック１６・・・読み出し信号
＠　　１７・・・入出力制御信号線第１図 第３図 ト　　　ミ　　　　　　　　　　　　　　　　　　　ュ
第６図 ←ｉ了−← 第８図 （ａ）　　　　　　　　　　　　　　　　　（ら）第　
９　図 第　１０　　図

Claims (1)

【特許請求の範囲】
1. １）印字情報や表示情報をドットパターンで記憶するバ
   ッファメモリと文字パターンデータを発生するキャラク
   タジェネレータと文字パターンを該バッファメモリに記
   憶すべく該キャラクタジェネレータの文字パターンデー
   タを該バッファメモリへ転送する手段としての中央演算
   処理装置とを有して成る印字装置や表示装置において、
   該キャラクタジェネレータと該バッファメモリの間に、
   マトリクス状に配置されたメモリ素子から成りその縦横
   両方向から並列データの読み書きが可能なメモリブロッ
   クを設けると共に、入出力制御回路を具備し、該入出力
   制御回路は前記中央演算処理装置からの指示に従って前
   記メモリブロックの読み書き制御と並列データ読み書き
   の方向制御を行ない、文字パターンデータの回転処理を
   行なうようにしたことを特徴とする文字回転装置。