JPS61141484A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS61141484A JPS61141484A JP59263934A JP26393484A JPS61141484A JP S61141484 A JPS61141484 A JP S61141484A JP 59263934 A JP59263934 A JP 59263934A JP 26393484 A JP26393484 A JP 26393484A JP S61141484 A JPS61141484 A JP S61141484A
- Authority
- JP
- Japan
- Prior art keywords
- image
- window
- address
- shared memory
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は画像表示装置において、表示さnる画像が記憶
されている画像メモリ、及び上記画俄メそりの読み出し
方法に関するものでちる。
されている画像メモリ、及び上記画俄メそりの読み出し
方法に関するものでちる。
(従来技術]
第2図に示すように、従来の画像表示装置の画像メモリ
は、画像表示装置の表示装置として使用されているOR
7画面の2方向、y方向を量子化したものに対応する、
2アドレス、yアドレスで選択さnる一画面分の記憶素
子によって構成されている。
は、画像表示装置の表示装置として使用されているOR
7画面の2方向、y方向を量子化したものに対応する、
2アドレス、yアドレスで選択さnる一画面分の記憶素
子によって構成されている。
この場合画像を表示する九めの画像メモリの読出し方法
は、画像メモリに2丁ドレス、1アドレスを順次与え、
画像を構成する画素データt−読み出す九めのアクセス
を行なう事である。
は、画像メモリに2丁ドレス、1アドレスを順次与え、
画像を構成する画素データt−読み出す九めのアクセス
を行なう事である。
このアクセスを全ての2丁ドレス、1丁ドレスに対し順
次行なえば、一画面を構成する全画素が得らn5OFt
T:!I&動回路によって、CRT上に画像が表示さn
る。
次行なえば、一画面を構成する全画素が得らn5OFt
T:!I&動回路によって、CRT上に画像が表示さn
る。
(発明が解決しようとする問題点]
しかしながら従来の画像表示装置では、017画面の2
方向、1方向に対応した2丁ドレス、1丁ドレスによっ
て画像を専用に記憶させる画像メモリから画像データが
読み出さnる為、画像の背景部分などの画像に関係ない
部分まで画像メモリに記憶されてしまい、画像メモリの
利用率が悪くなり不経済であるという欠点がある。
方向、1方向に対応した2丁ドレス、1丁ドレスによっ
て画像を専用に記憶させる画像メモリから画像データが
読み出さnる為、画像の背景部分などの画像に関係ない
部分まで画像メモリに記憶されてしまい、画像メモリの
利用率が悪くなり不経済であるという欠点がある。
又、従来の画像メモリの読み出し方法では、017画面
のi方向に対応する2アドレス、V方向に対応するりア
ドレスを画像メモリに順次与えて画像データを得る構成
であるため、第8図に示すように複数の画像を同時に一
画面上に表示するマルチウィンドウ方式をとる場合、複
数の画像が重なった部分で、いずnの画像を上にするか
判断する機能がないため、あとから書いたものが上に表
示される。
のi方向に対応する2アドレス、V方向に対応するりア
ドレスを画像メモリに順次与えて画像データを得る構成
であるため、第8図に示すように複数の画像を同時に一
画面上に表示するマルチウィンドウ方式をとる場合、複
数の画像が重なった部分で、いずnの画像を上にするか
判断する機能がないため、あとから書いたものが上に表
示される。
このため、下に表示されている画像だけを変更したい場
合には、下に表示さオする画像t−書き直しt後、上に
表示されている画像のうち下に表示さnる画像と雷なっ
ている部分をもう一度書き直さなけnばならないという
欠点もある。
合には、下に表示さオする画像t−書き直しt後、上に
表示されている画像のうち下に表示さnる画像と雷なっ
ている部分をもう一度書き直さなけnばならないという
欠点もある。
C問題点を解決するための手段)
本発明では、第1に画像データだけを専用に記憶する画
像メモリを設けずに、コンピュータなど他の装置からも
アクセス出来る共有メモリ上に画像データを記憶させる
。
像メモリを設けずに、コンピュータなど他の装置からも
アクセス出来る共有メモリ上に画像データを記憶させる
。
第2KORT画面の一部分だけに表示を行なうための制
御をし、その画像データが記憶されている共有メモリの
アクセスを行なうためのアドレスを発生するウィンドウ
管理回路を複数設ける。
御をし、その画像データが記憶されている共有メモリの
アクセスを行なうためのアドレスを発生するウィンドウ
管理回路を複数設ける。
更に、複数のウィンドウ管理回路の優先夏を決めるウィ
ンドウ選択回路を構成している。
ンドウ選択回路を構成している。
(作用〕
本発明では、画像を専用にへ記憶する画像メモリを設け
ずに、他の装置からもアクセスできる共有メモリ上に画
像データを記憶させる。
ずに、他の装置からもアクセスできる共有メモリ上に画
像データを記憶させる。
共1″ゝ゛)″1・W″′表″″0f″6′“要78
。
。
分だけを記憶させておき共有メモリのおいている部分は
他の装置のメモリとしても動作できる↓うKする。
他の装置のメモリとしても動作できる↓うKする。
ウィンドウ管理回路は、画像表示装置の表示部に表示す
る窓の位置と大きさを管理する九め、表示部の窓の位置
と大きさに対応し九z、ν丁ドレスをそnぞn記憶して
いて、該当する窓の内部を示すアドレスが表示装置から
4見らrL九場合には、こTLK対応する画像データを
共有メモリから読み出すように動作する@ (実施例〕 第1図は本発明の一実施例のブロック図である。1は表
示制御装置であり、こnII′i、CRT駆動回路11
、z丁ドレス発生回路12、シアドレス発生回路、13
から成り、従来のものと同様に動作する。
る窓の位置と大きさを管理する九め、表示部の窓の位置
と大きさに対応し九z、ν丁ドレスをそnぞn記憶して
いて、該当する窓の内部を示すアドレスが表示装置から
4見らrL九場合には、こTLK対応する画像データを
共有メモリから読み出すように動作する@ (実施例〕 第1図は本発明の一実施例のブロック図である。1は表
示制御装置であり、こnII′i、CRT駆動回路11
、z丁ドレス発生回路12、シアドレス発生回路、13
から成り、従来のものと同様に動作する。
1画素クロック発生回路16は、1画素を表示する区間
を示す信号VOT、+に92を発生する。
を示す信号VOT、+に92を発生する。
2丁ドレス発生回路12、v丁ドレス発生回路13は、
0RT19の2方向、ν方向に対応した一丁ドレス90
.1丁ドレス91を発生する。2,8゜4.5はウィン
ドウ管理回路A、B、O,Dであり、CRT19上に表
示する画像の大きさ、位置を管理するものである。ウィ
ンドウ管理回路A、DKは、前記’VOLK92.2丁
ドレス90.1丁ドレス91がそnぞれ4見らnる。
0RT19の2方向、ν方向に対応した一丁ドレス90
.1丁ドレス91を発生する。2,8゜4.5はウィン
ドウ管理回路A、B、O,Dであり、CRT19上に表
示する画像の大きさ、位置を管理するものである。ウィ
ンドウ管理回路A、DKは、前記’VOLK92.2丁
ドレス90.1丁ドレス91がそnぞれ4見らnる。
@4図に示すよう〈ウィンドウ管理回路Aは、CRTに
表示さnる窓ム15の2方向開始アドレスが記憶されて
いる2スタートレジスタ21、終了アドレスが記憶され
ているXエンドレジスタn、開始アドレスと与えらrt
九z丁ドレス90を比較するコンパレータxB25、終
了アドレスと与えうrbたgB1ドレス90を比較する
コンパレータ x1部、及びコンパレータx825の出
力するIスター)(1号31によってセットさn1コン
パレータXIあの出力するIエンド信号32によりリセ
ットさnるX区間フリップフロップ四、及びI部と全く
同様に動作することでセット、リセットさnるY区間7
リツプフロツプ美、前記I区間フリップフロップ四の出
力するX区間信号舅と、Y区間フリップフロップ刃の出
力するY区間信号5のANDij−とるANDゲート器
、窓ムに表示するためのデータが記憶されている共有メ
モリのアドレスが記憶されている共有メモリポインタレ
ジスタお、共有メモリポインタレジスタお、共有メモリ
ポインタレジスタ33の出力するベース了ドレスA35
t−前記ムII)ゲートるの出力するウィンドウA区間
信号27KJ:つてプリセットしていて、ウィンドラム
区間がと与えらrL−z’10XrKc)2とのAMI
)をとった信号でカウントされるアドレスカウンタA3
4から成る。
表示さnる窓ム15の2方向開始アドレスが記憶されて
いる2スタートレジスタ21、終了アドレスが記憶され
ているXエンドレジスタn、開始アドレスと与えらrt
九z丁ドレス90を比較するコンパレータxB25、終
了アドレスと与えうrbたgB1ドレス90を比較する
コンパレータ x1部、及びコンパレータx825の出
力するIスター)(1号31によってセットさn1コン
パレータXIあの出力するIエンド信号32によりリセ
ットさnるX区間フリップフロップ四、及びI部と全く
同様に動作することでセット、リセットさnるY区間7
リツプフロツプ美、前記I区間フリップフロップ四の出
力するX区間信号舅と、Y区間フリップフロップ刃の出
力するY区間信号5のANDij−とるANDゲート器
、窓ムに表示するためのデータが記憶されている共有メ
モリのアドレスが記憶されている共有メモリポインタレ
ジスタお、共有メモリポインタレジスタお、共有メモリ
ポインタレジスタ33の出力するベース了ドレスA35
t−前記ムII)ゲートるの出力するウィンドウA区間
信号27KJ:つてプリセットしていて、ウィンドラム
区間がと与えらrL−z’10XrKc)2とのAMI
)をとった信号でカウントされるアドレスカウンタA3
4から成る。
又、前記Xスタートレジスタ21、xエンドレジスタZ
2.Yスタートレジスタあ、yエンドレジスタ37、共
有メモリポインタレジスタおけ、コンピュータのような
他の装置から容易F/c1!Fき込む事が出来るように
構成されている。
2.Yスタートレジスタあ、yエンドレジスタ37、共
有メモリポインタレジスタおけ、コンピュータのような
他の装置から容易F/c1!Fき込む事が出来るように
構成されている。
前記ウィンドウ管理回路ム2は、表示制御装置1から出
力さnた1丁ドレス90.1丁ドレス91によって、担
当する窓か否かを検出し、担当する窓で6つ7を場合は
、画像データが記憶されている共有メモリの丁ドレスと
、ウィンドウ五区間信号を出力するように動作する。こ
の間アドレスカウンタA34は、1画素を表示する区間
を示すVCLK92によって1丁ドレスづつ進めらnる
。
力さnた1丁ドレス90.1丁ドレス91によって、担
当する窓か否かを検出し、担当する窓で6つ7を場合は
、画像データが記憶されている共有メモリの丁ドレスと
、ウィンドウ五区間信号を出力するように動作する。こ
の間アドレスカウンタA34は、1画素を表示する区間
を示すVCLK92によって1丁ドレスづつ進めらnる
。
ウィンドウ管理回%B、O,Dは、ムと全く同様に動作
する。
する。
ウィンドウ選択回路6は、セレクタ60とプライオリテ
ィエンコーダ61から成る。
ィエンコーダ61から成る。
ウィンドウ管理@路ム、B、O,Dから出力さnた、ウ
インドウム、B、O,D区間信号は、プライオリティエ
ンコーダ61に入力さn1優先順位のつい’ft−2b
3tのコードに変換さnる。
インドウム、B、O,D区間信号は、プライオリティエ
ンコーダ61に入力さn1優先順位のつい’ft−2b
3tのコードに変換さnる。
この場合窓ムが最優先で順に窓B、窓C1窓りとなる。
セレクタ60には、窓ムe BI ’ # ”K表示す
るデータが記憶されている共有メ七りのアドレスム、B
、O,I)が入力さn、前記プライオリティエンコーダ
61の出力コードによって切換えらnる。
るデータが記憶されている共有メ七りのアドレスム、B
、O,I)が入力さn、前記プライオリティエンコーダ
61の出力コードによって切換えらnる。
この時プライオフティエンコーダ61の出力コードは、
ム# BI ’ # ”O順に優先度がつけらn
iているため、窓ム、B、O,Dの画像が重なりあう
場合には、セレクタ60の出力する共有メモリアドレス
98はムが一番上で順KB、O,I)となるように出力
する。
ム# BI ’ # ”O順に優先度がつけらn
iているため、窓ム、B、O,Dの画像が重なりあう
場合には、セレクタ60の出力する共有メモリアドレス
98はムが一番上で順KB、O,I)となるように出力
する。
共有メモリ7は、本発明の装置とコンピュータなどの他
の装置のアドレス、データなどが接続されている。ウィ
ンドウ選択回路6の出力する共有メモリ丁ドレス9Bに
よって読み出さrL穴両画像データ99、ORT駆動回
路11に入り、適当なタイミングでCRTVC表示さn
る。
の装置のアドレス、データなどが接続されている。ウィ
ンドウ選択回路6の出力する共有メモリ丁ドレス9Bに
よって読み出さrL穴両画像データ99、ORT駆動回
路11に入り、適当なタイミングでCRTVC表示さn
る。
又、共有メモリは・、画像表示のためのアクセスが優先
さn1他の装置からのアクセスは、画像表示のための7
クセスを行なっていない時のみ行なえるように調停をす
る丁−ビター回路71がある。
さn1他の装置からのアクセスは、画像表示のための7
クセスを行なっていない時のみ行なえるように調停をす
る丁−ビター回路71がある。
(発明の効果〕
本発明で拡従来のように画像データを専用に記憶する画
像メモリを設けずに、コンピュータなど他の装置のメモ
リとしても利用出来る共有メモリを股は九九め、背景部
などの余分な画像データを記憶しなくても良い。この九
めメモリの利用率を良くする事が出来る。
像メモリを設けずに、コンピュータなど他の装置のメモ
リとしても利用出来る共有メモリを股は九九め、背景部
などの余分な画像データを記憶しなくても良い。この九
めメモリの利用率を良くする事が出来る。
又、本発明で画像データを記憶する共有メモリは、コン
ピュータなどの装置のメモリとしても利用出来る構成に
したため、大変容易に画像データを読み書きする事がで
きる。
ピュータなどの装置のメモリとしても利用出来る構成に
したため、大変容易に画像データを読み書きする事がで
きる。
更に画面上に複数の窓を作り、そこKそnぞn画像管出
すマルチウィンドウの用途においては、自動的に上の画
像と下の@*K Lで表示する究め、従来のように煩維
な画像データの誉き換えをしなくて良い。又、優先度の
違う窓同志を切り換える操作も大変容易であり、かつ従
来に比べ非常に短時間で行なえる。
すマルチウィンドウの用途においては、自動的に上の画
像と下の@*K Lで表示する究め、従来のように煩維
な画像データの誉き換えをしなくて良い。又、優先度の
違う窓同志を切り換える操作も大変容易であり、かつ従
来に比べ非常に短時間で行なえる。
尚、本実施例では0RTK表示する窓の数を4つで説明
したが、ウィンドウ管理回路を増して、ウィンドウ選択
回路に若干の変更を加見nば窓数が増せる事及び本発明
の特徴が維持さnる限pウィンドウ管理回路の実現方法
の違いなどは問題でない事は言うまでもない。
したが、ウィンドウ管理回路を増して、ウィンドウ選択
回路に若干の変更を加見nば窓数が増せる事及び本発明
の特徴が維持さnる限pウィンドウ管理回路の実現方法
の違いなどは問題でない事は言うまでもない。
第1図は本発明の画像表示装置の好適な一実施例のブロ
ック図、第2図は従来の画像表示装置のブロック図、第
8図はOR?画面上に複数の窓を作るマルチウィンドウ
画面の例、@4図は第1図ウィンドウ管理回路の詳細な
一実施例である。 100表示制御装置 2〜50.ウィンドウ管理回路 60.ウィンドW>選択回路 19、.0ItT μ上 出願人 セイコー電子工業株式会社 代理人 弁理士 最 上 務 第2図
ック図、第2図は従来の画像表示装置のブロック図、第
8図はOR?画面上に複数の窓を作るマルチウィンドウ
画面の例、@4図は第1図ウィンドウ管理回路の詳細な
一実施例である。 100表示制御装置 2〜50.ウィンドウ管理回路 60.ウィンドW>選択回路 19、.0ItT μ上 出願人 セイコー電子工業株式会社 代理人 弁理士 最 上 務 第2図
Claims (1)
- 他の装置からもアクセス出来る共有メモリと、前記共有
メモリ上に記憶されている画像データのアドレスを記憶
している複数のウインドウ管理回路と、この複数のウイ
ンドウ回路に優先度をつけて前記共有メモリに与えるア
ドレスを選択するウインドウ選択回路、及びCRT画面
のx方向、y方向に対応したxアドレス、yアドレスを
発生するxアドレス発生回路、yアドレス発生回路と、
画像データをCRTに表示するためのCRT駆動回路と
、CRT上に作られた窓のxアドレス、yアドレスを記
憶する前記ウインドウ管理回路から成り、複数の窓をC
RT上に表示出来ると共に他の装置から、アクセス可能
な共有メモリ上に画像データを記憶する事を特徴とする
画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59263934A JPS61141484A (ja) | 1984-12-14 | 1984-12-14 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59263934A JPS61141484A (ja) | 1984-12-14 | 1984-12-14 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61141484A true JPS61141484A (ja) | 1986-06-28 |
Family
ID=17396291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59263934A Pending JPS61141484A (ja) | 1984-12-14 | 1984-12-14 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61141484A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6316327A (ja) * | 1986-07-08 | 1988-01-23 | Mitsubishi Electric Corp | デイスプレイ装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59187389A (ja) * | 1983-04-08 | 1984-10-24 | 日本電気株式会社 | ビツトマツプデイスプレイ装置 |
-
1984
- 1984-12-14 JP JP59263934A patent/JPS61141484A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59187389A (ja) * | 1983-04-08 | 1984-10-24 | 日本電気株式会社 | ビツトマツプデイスプレイ装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6316327A (ja) * | 1986-07-08 | 1988-01-23 | Mitsubishi Electric Corp | デイスプレイ装置 |
JPH0575127B2 (ja) * | 1986-07-08 | 1993-10-19 | Mitsubishi Electric Corp |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0131195B2 (ja) | ||
JPS592905B2 (ja) | デイスプレイ装置 | |
JPS61141484A (ja) | 画像表示装置 | |
JPS6332392B2 (ja) | ||
JPH0441831B2 (ja) | ||
JPS5997184A (ja) | 画像処理装置 | |
JPH0315196B2 (ja) | ||
JPS62168280A (ja) | ベクトル描画装置 | |
JPH0131197B2 (ja) | ||
JPH0443594B2 (ja) | ||
JPS6126085A (ja) | 画像表示方式 | |
JPH0131196B2 (ja) | ||
US20050030428A1 (en) | On-screen display device | |
JPS607478A (ja) | 画像表示装置 | |
JPS63256991A (ja) | 編集記憶装置 | |
JPS6198385A (ja) | 表示制御装置 | |
JPS6159391A (ja) | 静止画移動回路 | |
JPS6142683A (ja) | Crt表示装置 | |
JPS63245716A (ja) | マルチウインドウ表示装置 | |
JPH0812541B2 (ja) | 画像合成表示回路 | |
JPH0469908B2 (ja) | ||
JPS62105189A (ja) | 表示制御方式 | |
JPS63129395A (ja) | 表示制御装置 | |
JPS6224296A (ja) | 動画表示装置 | |
JPH03226847A (ja) | コンピュータシステム |