JPS63129395A - 表示制御装置 - Google Patents

表示制御装置

Info

Publication number
JPS63129395A
JPS63129395A JP61277129A JP27712986A JPS63129395A JP S63129395 A JPS63129395 A JP S63129395A JP 61277129 A JP61277129 A JP 61277129A JP 27712986 A JP27712986 A JP 27712986A JP S63129395 A JPS63129395 A JP S63129395A
Authority
JP
Japan
Prior art keywords
display
counter
address
program
enlargement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61277129A
Other languages
English (en)
Other versions
JPH0697389B2 (ja
Inventor
勝田 博志
明石 峰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61277129A priority Critical patent/JPH0697389B2/ja
Publication of JPS63129395A publication Critical patent/JPS63129395A/ja
Publication of JPH0697389B2 publication Critical patent/JPH0697389B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像処理装置に関し、特に表示画面を拡大して
表示することができる表示制御装置に関する。
〔従来の技術〕
テスク走査型陰極線管(以下、CRTと呼ぶ)を表示機
器として使用し、メモリ(例えばダイナミックメモリを
用いたリフレッシュメモリ)に格納された文章(以下、
テキストと呼ぶ)、rgJ形・画像(以下、グラフィッ
クと呼ぶ)等の情報を表示する機能は画像表示装置の重
要な機能の1つである。
従来、この種の表示装置では、テキスト、グラフィック
などの画面上に表示すべき情報をリフレッシュメモリに
格納しておき、それをCRTの走査タイミングに同期し
て順次読み出して映像信号に変換しCRTに供給するこ
とにより表示する方法が採られており、この方法ではC
RT画面上を多数の小区画に規則的に分割し各々の小区
画に文字または図形素片を対応させ、その位置とリフレ
ッシュメモリのアドレスとを対応付け、連続したアドレ
スの表示情報を読み出して文字や図形素片の連なりによ
ってテキスト画面またはグラフィック画面を表現してい
る。
最近では、パーソナルコンピュータ、ワードプロセッサ
およびキャプテンシステムを始めとするニューメディア
関連機器が一般家庭へ普及し、さらに家庭用テレビのデ
ィジタルRGB対応化に伴い、専用CRT端末のみなら
ず家庭用テレビにも同様な表示をさせる機能が標準的に
なってきている。こういった表示装置の多様化に対し、
装置の種類を問わず容易に異なる表示デバイスに同一イ
メージの表示を行なうこと、例えば解像度が640ドツ
ト×400ラインのCRTディスプレイに対しては64
0ドツ)X200ラインのイメージを2倍に拡大して表
示を行ない、解像度が840ド−/ ) X200ライ
ンのCRTディスプレイと同様な表示を行なうことがで
きるようなシステムが望まれている。
さらに、前述のようなOA機器等ビジネスに関連した分
野では、マンマシンインタフェースとしての画像処理の
重要性がますます高まってきており、グラフあるいは表
等を拡大して表示させたり、メニュー画面を強調して表
示したりする等の応用のためには、画面を部分的に、し
かも任意の倍率で拡大させることが必要であり、これを
容易に実現する機能が望まれている。
第4図は従来の画像表示装置の構成図である。
この装置は、システム全体の動作を中央処理装置5で制
御し、主記憶6に中央処理装置5が実行するプログラム
や処理データを記憶させ1周辺制御装置7を経由してキ
ーボード8や外部記憶のディスク装置9にインタフェー
スし、表示制御装置1を介して表示メモリ2の表示デー
タを操作して所望のCRT表示を行ない、各種の処理機
能を実現している0表示制御装置1は、自身の内部で発
生する表示タイミングに同期して表示メモリ2に対する
アドレスを発生する。読み出した表示データは、映像信
号発生回路3で並列−直列変換して直列映像信号を発生
してCRT4に供給している。
ここで、中央処理装置5は、CRT表示を変化させる時
に、表示制御装置lに描画や編集のコマンドを与え表示
メモリ2の記憶データを書き換え、または表示動作の指
定パラメータを変えるコマンドを与える。アドレスシッ
ク10はアンド−オアゲートで構成されており1表示制
御装置lがコマンド指定とその倍率指定情報をデコード
して発生する拡大制御信号30に基づいて、表示制御装
W1から発生される表示アドレスのビット重みをシフト
制御して表示メモリ2に供給する0表示メモリ2には、
1テキスト行またはlグラフィックラインの表示データ
を2のn乗単位の表示アドレスで開始するように格納し
ておく0例えば、表示メモリ2の格納開始アドレスを1
8ビツト情報で0OOOH。
0100)1.02008.03008 ・・・(Hは
18進表現の意)と、 25B(2の8乗)バイト単位
にして表示データを格納しておくような表示装置の場合
、表示制御装置lはCRTの1水平走査タイミングに同
期して順次表示開始アドレスを0OOOH,0100H
0200H,0300)1・・・に設定して表示メモリ
2からのデータ読み出しを開始し、表示する。ここで、
中央処理装置5がCRT4の垂直帰線期間中に表示制御
装置1に拡大指定のコマンドを発行すると、表示制御装
置1は、アドレスシックlOに対して指定倍率に応じた
拡大制御信号30、例えば2倍拡大の拡大制御信号30
を発生する。アドレスシックlOは、2倍拡大の拡大制
御信号30を受は付けると、表示アドレスの上位7ビツ
トのビット重みを1ビット分右にシフトしたアドレス情
報を生成して表示メモリ2に供給する。この結果、前述
の表示開始アドレスが、0OOOH,0OOOH,01
00H。
0100H,0200H,0200H,0300H,0
300H・・・と2回ずつ繰り返して設定されることに
より、垂直方向に2倍に拡大した表示画面が得られる。
同様に、4倍拡大は上位6ビツトを2ビット右シフト操
作、8倍拡大は上位5ビツトを3ビー/ ト右シフト操
作をそれぞれの拡大指定倍率に応じた拡大制御信号30
を受は付けることによって制御することにより、拡大表
示画面が得られる。    ′〔発明が解決しようとす
る問題点〕 上述した従来の表示制御装置では、画面の拡大表示を行
なうためには、表示アドレス補間のためのデコーダ、シ
フタ等の特別の制御回路を必要とするが、特に画面を部
分的に拡大したり、任意の倍率の拡大を実現するには、
このような制御回路をさらにリアルタイムに制御する複
雑なタイミング制御回路を必要とし、この場合、装置全
体のハードウェアが増加し経済的でない。
また、そのような回路を使用せずに画面の拡大表示を行
なう従来の手法としては、表示タイミングの垂直帰線期
間中にソフトウェアで表示データをN倍にしてフレーム
バッファを書き換える方式が挙げられるが、この場合、
容易に任意の範囲を任意の倍率で拡大表示させることが
できる反面、転送アドレス計算、データ転送等の処理に
非常に時間がかかり、表示が遅い等、操作性の悪いもの
になってしまうといった欠点を有していた。
本発明の目的は、このような従来の拡大表示の操作性と
経済性を改善して表示性能を向上させ、拡大表示のため
の特別の回路を付加することなく、リアルタイムに任意
の範囲を任意の倍率で拡大表示できる表示制御装置を提
供するものである。
〔問題点を解決するための手段〕
本発明の表示制御装置は、表示情報を記憶する表示デー
タ記憶部と、前記表示情報を処理し、命令語のアドレス
を指定する複数のプログラムカウンタおよび命令の実行
結果の状態を記憶する複数の状態レジスタを有する制御
プロセッサと、前記制御プロセッサから読み書き可能な
カウンタを有し、該カウンタの出力に基づいて表示タイ
ミングを発生する表示タイミング制御部と、前記表示デ
ータ記憶部のアドレスを指定し、前記表示タイミングに
応じて前記アドレスを更新する表示アドレス指定部と、
前記表示タイミング制御部が発生する水平走査タイミン
グに同期して前記プログラムカウンタと前記状態レジス
タから1組を選択して切り換える手段と、切り換えられ
た前記プログラムカウンタと前記状態レジスタにより実
行される、前記カウンタの内容の更新手段と、切り換え
られた前記プログラムカウンタと前記状態レジスタによ
り実行され、表示位置に対応する情報に基づいて前記更
新手段を補間することにより表示画面を拡大して表示さ
せる拡大制御手段とを有する。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の表示制御装置の一実施例のブロー、り
図、第2図は第1図におけるプログラム処理のフローチ
ャートである0図中点線で示される表示制御装置lに従
来と同様な表示メモリ2.映像信号発生回路3とCRT
4がPa*されて表示装置が構成されている。
表示制御装置1には、表示タイミングを発生する表示タ
イミング制御部と、表示メモリ2のアドレス、データを
制御する表示メモリ制御部と、システムの中央処理装置
からのコマンドを受けて表示メモリ2の表示情報を処理
したり表示タイミングやメモリの制御部を操作する制御
プロセッサ部があり、それぞれが内部バス21に接続さ
れている。なお、システムの中央処理装置との間でコマ
ンドやデータを受は渡す部分も有るが従来と同様である
ので省略している。
制御プロセッサ部は、実行するプログラムの番地を指定
する2個のプログラムカウンタ11.12と、プログラ
ムの動作状態を保持する2個の状態レジスタ13.14
と、処理データの一時記憶やメモリのアドレス指定に用
いられる汎用レジスタ15と、算術論理演算を行なう演
算回路16と、実行すべき命令語を取り込んで解読して
制御信号を発生する命令デコーダ17と、プログラムを
記憶するプログラムメモリ18と、表示制御のパラメー
タなどの変数を記憶するデータメモリ19と、プログラ
ムの切り換えを制御する制御フラグ20を有する。中央
処理装置からのコマンド処理などメインプログラムでは
、制御フラグ20はリセットされており、その出力が反
転回路を通してプログラムカウンタ11と状態レジスタ
13を選択し、プログラムカウンタ11でプログラムメ
モリ18をアドレス指定して読み出した命令語を内部バ
ス21を経由して命令デコーダ17に送り、命令デコー
ダ17で発生する制御信号を基に、汎用レジスタ15や
データメモリ19と演算回路16の間で処理データを転
送し、演算・判断の処理を行なう、ここで、状態レジス
タ13が選ばれており、演算回路1Bで発生するキャリ
ーなどのステータスを記憶する。
表示メモリ制御部には、表示すべき情報の表示メモリア
ドレスを発生するアドレスカウンタ27(以下、処理変
数としての略号をACと呼ぶ)と、内部回路の信号を選
択して表示メモリ2へのアドレスとデータ信号を伝達す
るインタフェース回路25があり、テキスト表示時のラ
スタアドレスを発生するラスタカウンタ28(以下、処
理変数としての略号をRCと呼ぶ)を含む。コマンド処
理における表示データの操作では内部バス21のデータ
を選択して表示メモリ2へのアドレスとデータ信号とし
、CRT4への表示情報の読み出しではラスタカウンタ
26、アドレスカウンタ27を出力信号とする。
表示タイミング制御部には、CRT4の水平走査の同期
、消去、有効表示、帰線などの時間パラメータに加え表
示区間の水平方向ドツト数と表示区画数をカウントする
水平タイミング制御回路22があり、表示区画のタイミ
ング信号28と水平タイミング信号29を発生する。ま
た、垂直タイミング制御回路23は制御プロセッサ部に
より内部の垂直カウンタ24(以下、処理変数としての
略号をVCと呼ぶ)に設定された値をもとに、水平タイ
ミング制御回路22と共にCRT4へ同期信号を供給す
る。
ここで、CRT4の表示パラメータに関するものは従来
と同じであるので説明を省き1表示メモリ2のアドレス
制御に関するものを説明する0表示区画信号28は1表
示メモリ2の1表示区画のドツト時間毎に発生され、ア
ドレスカウンタ27でのインクリメントと映像信号発生
回路3での並列−直列変換を行なわせ、アドレスカウン
タ27は1表示区画時間を経過する毎に次にCRT4に
出力する情報のアドレス値に更新されることになる。
水平タイミング信号29は、CRT4の水平表示時間が
終る毎に発生され、制御フラグ20をセ−/ )し、そ
のフラグ出力でプログラムカウンタ12と状態レジスタ
14を選択させる0本実施例では、選ばれたプログラム
カウンタ12と状態レジスタ14を使用して垂直ラスタ
のカウントおよび表示アドレス、ラスタアドレスの更新
を行なうプログラム処理を行なわせている。
次に、第2図のプログラム処理のフローチャートを参照
して垂直ラスタのカウントおよび表示アドレス、ラスタ
アドレスの更新の処理について説明する。
データメモリ19にはプログラムで処理する表示変数と
して、表示画面の開始アドレスを示す画面開始アドレス
SAD 、画面の有効表示エリアの総うスク数を示す垂
直ラスク数VH11行中の最大ラスタ数を示す最大ラス
タアドレスMRA 、表示画面の幅に対応した表示メモ
リ2のアドレスピッチPIT 、現在表示中のラスタの
表示開始アドレスを示す表示アドレスDAD 、拡大制
御変数として、°“O”の時非拡大状態、“1゛°の時
拡大状態であることを示す拡大フラグZM、拡大開始行
位置を示す拡大開始位置SZ、拡大終了行位置を示す拡
大終了位置EZ、拡大倍率を示すズームファクタZF、
拡大倍率をカウントし、表示アドレス補間期間を示すズ
ームカウンタZC1表示行位置を示す行カウンタTGが
割りつけられている。
水平タイミング制御回路22から水平タイミング信号2
8が発生される時、制御フラグ20がセットされ、プロ
グラムカウンタ12と状態レジスタ14が選択され第2
図のフローチャートの処理が開始される。なお、プログ
ラムカウンタ11と状態レジスタl3は非選択となるた
め、レジスタ切り換えが起きる直前のメインプログラム
の実行状態値を保持している。
水平タイミング信号29で起動された第2のプログラム
では、まず現在の垂直タイミングエリアの有効ダ示エリ
ア、か否かを判断しくステップ3り、有効表示エリア以
外ならば第2のプログラム処理を終了する。有効表示エ
リアならば垂直カウンタvCの値と垂直ラスタ数VHと
を比較して(ステップ32)、一致していれば有効表示
エリアが終了したことになり、垂直カウンタVCをOに
クリアしくステップ51)、行カウンタ↑CをOにクリ
アしくステップ52)、拡大フラグ2MをOにリセット
して(ステップ53)、第2のプログラム処理を終了す
る。垂直カウンタvCの値と垂直ラスタ数vHとが一致
していなければ有効表示エリア中であると判断し、拡大
フラグZHの状態判別を行なう(ステップ33)。拡大
フラグZxがOにリセットされていれば拡大表示してい
ない状態であり、行カウンタTCの値と拡大開始位置S
Zとを比較して(ステップ34)、一致していれば拡大
表示になる場合であり、拡大フラグZMを1にセットし
くステップ35)、ズームカウンタZCをOにクリアす
る(ステップ36)。一方、行方ウンタTCと拡大開始
位置SZが一致していなければ、通常の表示状態のまま
であるので、拡大フラグZN、ズームカウンタZCの操
作を行なわない。ここで、垂直カウンタVCの値により
有効表示エリアの開始タイミングか否かを判断しくステ
ップ37)、画面開始アドレスの設定か、表示アドレス
の更新かの処理を切り換える。
垂直カウンタvCがOならば画面開始アドレスを設定す
るときで、画面開始アドレスSADの値を表示アドレス
DADに格納(ステップ38)シて、ラスタカウンタR
CをOにクリアしくステップ38)、表示アドレスDA
Dの値をアドレスカウンタACに格納しくステップ40
)、垂直カウンタvCに1を加算しインクリメントして
(ステップ41)、第2のプログラム処理を終了する。
垂直カウンタVCがOでなければ表示アドレスあるいは
ラスタアドレスを更新するときで、ラスタカウンタRC
と最大ラスタアドレスMRAとの比較を行なう(ステッ
プ44)、ラスタカウンタRCと最大ラスタアドレスM
RAが一致していれば、表示文字行が変わり表示アドレ
スを更新するときで、表示アドレスDADにアドレスピ
ッチPITを加算して更新しくステップ45)、行カウ
ンタTCに1を加算しインクリメントして(ステップ4
B)、その後、画面開始アドレスの設定と同様に、ラス
タカウンタRCのOクリア、アドレスカウンタACの設
定、垂直カウンタvCのインクリメントを行ない(ステ
ップ39、40.41) 、第2のプログラム処理を終
了する。一方、ラスタカウンタRCと最大ラスタアドレ
スMRAが一致していなければ、文字行内のラスタアド
レスを更新するときで、ラスタカウンタRCに1を加算
しインクリメントして(ステップ49)、アドレスカウ
ンタACの設定、垂直カウンタvCのインクリメントを
行ない(ステップ40.41) 、第2のプログラム処
理を終了する。
また、ステップ33における判別で、拡大フラグZMが
1に七−2トされていれば拡大表示期間中であり、行カ
ウンタTCの値と拡大終了位置EZとを比較する(ステ
ップ42)0行カウンタTCと拡大終了位置EZとが一
致していれば、拡大表示期間終了であり、拡大フラグZ
Mを0にリセットしくステップ43)、ラスタカウンタ
RCと最大ラスタアドレスMRAの比較(ステップ44
)から前述と同様に表示アドレスあるいはラスタアドレ
スの更新を行ない、第2のプログラム処理を終了する。
一方、行方ウンタTCと拡大終了位1tEZが一致して
いなければ、まだ拡大処理を行なう領域〒あるので、ズ
ームファクタZFとズームカウンタZCの値を比較しく
ステップ47)、一致していれば所定の倍率のラスタを
繰り返したときなので、ズームカウンタZCを0にクリ
アしくステップ48)、ラスタカウンタRCと最大ラス
タアドレスNRAの比較(ステップ44)から前述と同
様に表示アドレスあるいはラスタアドレスの更新を行な
い、第2のプログラム処理を終了する。一方、ズームフ
ァクタZFとズームカウンタZCが一致していなければ
ズームカウンタZCに1を加算しインクリメントして(
ステップ50)、アドレスカウンタACの設定、垂直カ
ウンタvCのインクリメントを行ない(ステップ40.
41)、第2のプログラム処理を終了する。
一連の処理を終えた時、以前の処理に復帰させl る命
令を実行し、制御フラグ20をリセットし、保持されて
いたプログラムカウンタ!1と状態レジスタ14の内容
を基に中断されたプログラム処理を再開する。
第3図は、以上の一連の処理において、ズームファクタ
ZFの設定値に応じて生成される表示アドレスおよびシ
フタアドレスと実際の表示画面イメージとの対応例を示
す図である。
例えば、通常、有効表示エリアにおいてCRTの1水平
走査毎にシフタアドレスRCの値が更新されて表示され
るが、ズームファクタZFの設定値が1ならば、有効表
示エリアにおいて拡大開始位置SZから拡大終了位置E
Zになるまでの期間は表示アドレスDADの値が2回の
水平走査毎に更新されて表示される。すなわち、有効表
示エリアにおいて拡大開始位置SZから拡大終了位置E
Zになるまでの期間は(ズームファクタZF+1)倍に
拡大して表示されることになる。
ハードウェア的には、プログラムカウンタ12と状態レ
ジスタ14と制御フラグ20を設けるだけで、制御プロ
セッサ部の演算回路1Bやデータメモリ19などを共用
して演算や判断が出来るため、カウンタ、シフタや比較
回路のような特別な回路も設ける必要がない、ここで、
前記処理のために一時的にメインプログラムの処理を中
断するが単純な比較・演算や転送であり処理時間は短く
、さらに、制御フラグ20をセット/リセットするだけ
でプログラムが切り換えられるため、一般に知られる割
込みのようにプログラムカウンタゆ状態レジスタをスタ
ックに退避や復帰させるものより高速で、メインプログ
ラムの処理能力への影1は最少である。
ここで、本実施例では、テキスト画面の垂直方向の拡大
表示を想定した例について述〈ているが、例えば第2図
のフローチャートにおいて、最大ラスタアドレスMRA
をOに設定し、拡大開始位置、拡大終了位置の検出(ス
テップ34.42)において、垂直カウンタvCあるい
は表示アドレスf)ADに対する比較で判別する処理に
することにより。
グラフィック画面についても同様に拡大表示が実現でき
る。
また、拡大領域は一箇所に制限される゛ことはなく、拡
大開始位置SZ、拡大終了位置EZをズームファクタZ
Fと組み合わせて複数設定するようにすれば、1画面に
つき複数箇所を同時に拡大できるようになる。
さらに、水平タイミング制御回路22において、表示区
画信号27の発生タイミングクロックを分周制御する回
路を設け、前述の拡大制御変数に基づいて前記回路を制
御するステップを追加するだけで、水平方向についても
拡大表示が容易に実現できる。
〔発明の効果〕
以上説明したように本発明は、画面を拡大してCRTに
表示する制御において、水平走査タイミングに同期して
プログラム処理を切り換えるハードウェアを付加するこ
とにより、拡大表示のための特別なデコーダ、シフタ等
の制御回路を必要とせず、制御プロセッサのハードウェ
アを用いてアドレス制御の判断や演算などの複雑な処理
を行えるため、画面を部分的に拡大したり、任意の倍率
で拡大といった非常に高度な表示処理も、そのための特
別なタイミング制御回路を必要とせずに実現できる。ま
た、異なる解像度のCRTに対しても、その解像度に応
じて拡大倍率を変化させるだけで所望の表示画面が得ら
れる等、ハードウェアを共用化し、最小限のハードウェ
アで安価な融通性の高い表示制御装置を提供することが
できる。
さらに、拡大のための2レームバツフアの表示データの
書き換えを必要とせず、表示タイミング信号の発生に連
動して表示データのアドレスを更新する制御によって実
現しているので、瞬時に拡大表示画面を得られる。
【図面の簡単な説明】
第1図は本発明の表示制御装置の一実施例のブロック図
、第2図は本実施例のプログラム処理のフローチャート
、第3図はテキスト画面における拡大表示例の表示パタ
ーン、表示アドレスおよびラスタアドレスの対応図、第
4図は従来の画像表示装置の構成図である。 1・・・表示制御装置、  2・・・表示メモリ、3・
・・映像信号発生回路、4・・・CRT、5・・・中央
処理装置、   6・・・主記憶、7・・・周辺制御装
置、   8・・・キーボード、9・・・ディスク装置
、  10・・・アドレスシック、11・・・プログラ
ムカウンタ。 12・・・プログラムカウンタ。 13・・・状態レジスタ、14・・・状態レジスタ、1
5・・・汎用レジスタ、   1B・・・演算回路、1
7・・・命令デコーダ。 18・・・プログラムメモリ、 19・・・データメモ
リ、20・・・制御フラグ、   21・・・内部バス
、22・・・水平タイミング制御回路。 23・・・垂直タイミング制御回路。 24・・・垂直カウンタ(VC) 。 25・・・インタフェース回路。 26・・・ラスタカウンタ(RC)、 27・・・アドレスカウンタ(AC)、28・・・表示
区画タイミング信号、 28・・・水平タイミング信号、 30・・・拡大制御信号。

Claims (1)

  1. 【特許請求の範囲】 表示情報を記憶する表示データ記憶部と、 前記表示情報を処理し、命令語のアドレスを指定する複
    数のプログラムカウンタおよび命令の実行結果の状態を
    記憶する複数の状態レジスタを有する制御プロセッサと
    、 前記制御プロセッサから読み書き可能なカウンタを有し
    、該カウンタの出力に基づいて表示タイミングを発生す
    る表示タイミング制御部と、前記表示データ記憶部のア
    ドレスを指定し、前記表示タイミングに応じて前記アド
    レスを更新する表示アドレス指定部と、 前記表示タイミング制御部が発生する水平走査タイミン
    グに同期して前記プログラムカウンタと前記状態レジス
    タから1組を選択して切り換える手段と、 切り換えられた前記プログラムカウンタと前記状態レジ
    スタにより実行される、前記カウンタの内容の更新手段
    と、 切り換えられた前記プログラムカウンタと前記状態レジ
    スタにより実行され、表示位置に対応する情報に基づい
    て前記更新手段を補間することにより表示画面を拡大し
    て表示させる拡大制御手段とを有する表示制御装置。
JP61277129A 1986-11-19 1986-11-19 表示制御装置 Expired - Lifetime JPH0697389B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61277129A JPH0697389B2 (ja) 1986-11-19 1986-11-19 表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61277129A JPH0697389B2 (ja) 1986-11-19 1986-11-19 表示制御装置

Publications (2)

Publication Number Publication Date
JPS63129395A true JPS63129395A (ja) 1988-06-01
JPH0697389B2 JPH0697389B2 (ja) 1994-11-30

Family

ID=17579194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61277129A Expired - Lifetime JPH0697389B2 (ja) 1986-11-19 1986-11-19 表示制御装置

Country Status (1)

Country Link
JP (1) JPH0697389B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225393A (ja) * 1990-01-30 1991-10-04 Mitsubishi Electric Corp テキスト表示装置
JPH03225392A (ja) * 1990-01-30 1991-10-04 Mitsubishi Electric Corp テキスト表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225393A (ja) * 1990-01-30 1991-10-04 Mitsubishi Electric Corp テキスト表示装置
JPH03225392A (ja) * 1990-01-30 1991-10-04 Mitsubishi Electric Corp テキスト表示装置

Also Published As

Publication number Publication date
JPH0697389B2 (ja) 1994-11-30

Similar Documents

Publication Publication Date Title
US5821918A (en) Video processing apparatus, systems and methods
US4663619A (en) Memory access modes for a video display generator
JPS62288984A (ja) ビデオ表示装置
JPS62192791A (ja) イメ−ジ表示装置
US5880741A (en) Method and apparatus for transferring video data using mask data
US5321805A (en) Raster graphics engine for producing graphics on a display
JPH04185081A (ja) モザイク画像表示装置
JPH0519747A (ja) 表示制御装置
JPS63129395A (ja) 表示制御装置
JPH06124189A (ja) 画像表示装置および画像表示制御方法
JPH0690605B2 (ja) 表示制御装置
JP3218034B2 (ja) 画像処理装置
JP2535841B2 (ja) 表示制御装置
JPS61254981A (ja) マルチウインド表示制御装置
JP2821121B2 (ja) 表示制御装置
JP3252359B2 (ja) 画像処理装置
JP2820068B2 (ja) 画像データ合成表示装置
JPH05282126A (ja) 表示制御装置
JPH0764530A (ja) 画像表示装置の制御方式
KR100528993B1 (ko) 디지털 멀티시스템 및 그 제어방법
JPH0782313B2 (ja) 表示制御装置
JP2647073B2 (ja) 図形表示装置
EP0676721A2 (en) Styled vector generator
JPS62223787A (ja) 表示制御装置
JPS62250480A (ja) 表示制御装置