JPS6454102U - - Google Patents
Info
- Publication number
- JPS6454102U JPS6454102U JP14664787U JP14664787U JPS6454102U JP S6454102 U JPS6454102 U JP S6454102U JP 14664787 U JP14664787 U JP 14664787U JP 14664787 U JP14664787 U JP 14664787U JP S6454102 U JPS6454102 U JP S6454102U
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- data
- control circuit
- arithmetic control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Input From Keyboards Or The Like (AREA)
- Programmable Controllers (AREA)
Description
第１図は本考案の一実施例のマトリツクス入力
ユニツトの回路図、第２図は同上の具体回路図、
第３図は同上のレジスタの説明図、第４図は従来
例の入力部の構成図、第５図は他の従来例の入力
部の構成図、第６図は同上のマトリツクス入力ユ
ニツトの回路図、第７図及び第８図は同上の問題
点の説明図である。 １はマトリツクス入力ユニツト、３はタイミン
グ生成回路、５は入力回路部、６はレジスタ、７
はＣＰＵである。
ユニツトの回路図、第２図は同上の具体回路図、
第３図は同上のレジスタの説明図、第４図は従来
例の入力部の構成図、第５図は他の従来例の入力
部の構成図、第６図は同上のマトリツクス入力ユ
ニツトの回路図、第７図及び第８図は同上の問題
点の説明図である。 １はマトリツクス入力ユニツト、３はタイミン
グ生成回路、５は入力回路部、６はレジスタ、７
はＣＰＵである。
Claims (1)
- 入力装置あるいは出力装置と演算制御回路との
間に介在し、複数個の入力端子あるいは出力端子
と、時分割でスキヤン信号が順次送出される複数
個のスキヤン端子とを備え、入力端子あるいは出
力端子とスキヤン端子との夫々の間に入力装置の
複数個の入力手段あるいは出力装置の複数個の出
力手段をマトリツクス状に接続し、上記演算制御
回路への入力装置からのデータの入力あるいは演
算制御回路から出力装置へのデータの出力を行う
マトリツクス入出力ユニツトであつて、上記演算
制御回路によるデータの読出あるいは書込と、入
力装置によるデータの書込あるいは出力装置によ
るデータの読出とを独立して行うレジスタを備え
て成ることを特徴とするマトリツクス入出力ユニ
ツト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14664787U JPS6454102U (ja) | 1987-09-26 | 1987-09-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14664787U JPS6454102U (ja) | 1987-09-26 | 1987-09-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6454102U true JPS6454102U (ja) | 1989-04-04 |
Family
ID=31416331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14664787U Pending JPS6454102U (ja) | 1987-09-26 | 1987-09-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6454102U (ja) |
-
1987
- 1987-09-26 JP JP14664787U patent/JPS6454102U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6454102U (ja) | ||
| JPH0317834U (ja) | ||
| JPH0181795U (ja) | ||
| JPH0452244U (ja) | ||
| JPS6319900U (ja) | ||
| JPH0191954U (ja) | ||
| JPS60140145U (ja) | 複数の入出口を持つた画像メモリ装置 | |
| JPS6444475U (ja) | ||
| JPS63159427U (ja) | ||
| JPS6228243U (ja) | ||
| JPS5890405U (ja) | シ−ケンサ用入出力補助装置 | |
| JPS59147235U (ja) | プロセス入出力装置 | |
| JPS6253493U (ja) | ||
| JPS63537U (ja) | ||
| JPS6356451U (ja) | ||
| JPH01146941U (ja) | ||
| JPS61196345U (ja) | ||
| JPS6057855U (ja) | デュアルｃｐｕ方式情報処理装置 | |
| JPS6397103U (ja) | ||
| JPS6392951U (ja) | ||
| JPS62162754U (ja) | ||
| JPS6045534U (ja) | デ−タコンバ−タ | |
| JPH0382437U (ja) | ||
| JPS6363781U (ja) | ||
| JPS6168400U (ja) |