JPS6363781U - - Google Patents
Info
- Publication number
- JPS6363781U JPS6363781U JP15896286U JP15896286U JPS6363781U JP S6363781 U JPS6363781 U JP S6363781U JP 15896286 U JP15896286 U JP 15896286U JP 15896286 U JP15896286 U JP 15896286U JP S6363781 U JPS6363781 U JP S6363781U
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- subtraction counter
- output
- multiplexer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
第1図はこの考案の1例を示すブロツク図、第
2図、第3図は上記1例の動作を説明するための
図である。 図において、1はタイミング発生回路、2は信
号処理回路、3はマルチプレクサ、4はフリツプ
フロツプ、5はゲート回路、6は第1の減算カウ
ンタ、7は遅延回路、8は第2の減算カウンタ、
9はレジスタである。
2図、第3図は上記1例の動作を説明するための
図である。 図において、1はタイミング発生回路、2は信
号処理回路、3はマルチプレクサ、4はフリツプ
フロツプ、5はゲート回路、6は第1の減算カウ
ンタ、7は遅延回路、8は第2の減算カウンタ、
9はレジスタである。
Claims (1)
- nビツトの制御端子を有し、複数種類のパルス
信号を選択制御するマルチプレクサと、上記マル
チプレクサの出力信号をゲート制御するゲート回
路と、基準パルスにて所定の値にプリセツトされ
た後、上記ゲート回路の出力パルスを減算する第
1の減算カウンタと、上記基準パルスによりセツ
トされ、上記第1の減算カウンタの桁下げ信号に
よりリセツトされ、その出力を上記ゲート回路に
送出するフリツプフロツプと、上記基準パルスを
モニタするパルス種類数mにより定まる時間だけ
遅延させる遅延回路と、mの値に上記遅延回路の
出力パルスにてプリセツトされ、上記第1の減算
カウンタの桁下げ信号により減算され、かつ、そ
のnビツトの情報を上記マルチプレクサへ制御ビ
ツト情報として送出する第2の減算カウンタと、
上記第2の減算カウンタの出力データを上記遅延
回路の出力パルスにてとり込むレジスタとを備え
たことを特徴とするパルスモニタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15896286U JPS6363781U (ja) | 1986-10-17 | 1986-10-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15896286U JPS6363781U (ja) | 1986-10-17 | 1986-10-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6363781U true JPS6363781U (ja) | 1988-04-27 |
Family
ID=31082947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15896286U Pending JPS6363781U (ja) | 1986-10-17 | 1986-10-17 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6363781U (ja) |
-
1986
- 1986-10-17 JP JP15896286U patent/JPS6363781U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6363781U (ja) | ||
JPH0733179Y2 (ja) | デイジタル回路の試験用リセツト回路 | |
JPS6119860U (ja) | 外部信号計数装置 | |
JPS5923677U (ja) | パルスモニタ回路 | |
JPS6151546U (ja) | ||
JPS6079834U (ja) | クロツクパルス検出回路 | |
JPS60139280U (ja) | パルス監視装置 | |
JPS58538U (ja) | デ−タ速度変換回路 | |
JPS61128841U (ja) | ||
JPH029950U (ja) | ||
JPH0476532B2 (ja) | ||
JPS5950596U (ja) | パルスモ−タ駆動回路 | |
JPS6234415A (ja) | パルス発生回路 | |
JPS61143334U (ja) | ||
JPS61160556U (ja) | ||
JPS62177128U (ja) | ||
JPS63185319U (ja) | ||
JPS62159038U (ja) | ||
JPH01162942U (ja) | ||
JPS5984633U (ja) | キ−入力装置 | |
JPS60174947U (ja) | 入出力制御装置 | |
JPH0270252U (ja) | ||
JPH0172653U (ja) | ||
JPS6082343U (ja) | メモリアドレス発生回路 | |
JPS6392910U (ja) |