JPH0270252U - - Google Patents
Info
- Publication number
- JPH0270252U JPH0270252U JP14925988U JP14925988U JPH0270252U JP H0270252 U JPH0270252 U JP H0270252U JP 14925988 U JP14925988 U JP 14925988U JP 14925988 U JP14925988 U JP 14925988U JP H0270252 U JPH0270252 U JP H0270252U
- Authority
- JP
- Japan
- Prior art keywords
- ports
- port side
- signal
- access
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Description
第１図〜第３図は本考案の好適な一実施例を示
し、第１図は概略的なブロツク図、第２図は調停
回路の真理値表、第３図１〜３は調停回路の動作
を示すタイミングチヤートであり、また、第４図
は従来例を示す概略的なブロツク図、第５図はそ
の動作を示すタイミングチヤートである。 １……調停回路、２，３……ＮＡＮＤゲート、
４……ＮＯＲゲート。
し、第１図は概略的なブロツク図、第２図は調停
回路の真理値表、第３図１〜３は調停回路の動作
を示すタイミングチヤートであり、また、第４図
は従来例を示す概略的なブロツク図、第５図はそ
の動作を示すタイミングチヤートである。 １……調停回路、２，３……ＮＡＮＤゲート、
４……ＮＯＲゲート。
Claims (1)
- 複数のポートからのアクセス信号が入力される
とともに、前記複数のポートのうちいずれか１つ
のポート側のバスを有効とするバス切り換え信号
を出力する調停回路において、前記複数のポート
のうち少なくとも２つのポートから同時にアクセ
ス信号が入力された場合、あるいは前記複数のポ
ートのいずれからもアクセス信号が入力しない場
合には、あらかじめ特定された１つのポート側の
バスを優先して有効とする出力信号を出力し、か
つ、フイードバツク信号を利用することによつて
、いずれか１つのポート側からのみアクセス信号
が入力した場合には、他のポート側のアクセスが
行われていない時に限り、前記１つのポート側の
バスを有効とする出力信号を出力する一方、前記
他のポート側のいずれかのアクセスが行われてい
る時には、この他のポート側のアクセスが終了し
た後に、前記１つのポート側のバスを有効とする
出力信号を出力するよう構成された複数の論理ゲ
ートからなることを特徴とする調停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14925988U JPH0270252U (ja) | 1988-11-16 | 1988-11-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14925988U JPH0270252U (ja) | 1988-11-16 | 1988-11-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0270252U true JPH0270252U (ja) | 1990-05-29 |
Family
ID=31421327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14925988U Pending JPH0270252U (ja) | 1988-11-16 | 1988-11-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0270252U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5324743A (en) * | 1976-08-20 | 1978-03-07 | Hitachi Ltd | Bus selector for electronic computer |
-
1988
- 1988-11-16 JP JP14925988U patent/JPH0270252U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5324743A (en) * | 1976-08-20 | 1978-03-07 | Hitachi Ltd | Bus selector for electronic computer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0270252U (ja) | ||
| JPS63163541U (ja) | ||
| JPS6214536U (ja) | ||
| JPS63122832U (ja) | ||
| JPH03119202U (ja) | ||
| JPH0289543U (ja) | ||
| JPH01153737U (ja) | ||
| JPS6363781U (ja) | ||
| JPS62183257U (ja) | ||
| JPH0473228U (ja) | ||
| JPS6429145A (en) | Packet switch | |
| JPH0354050U (ja) | ||
| JPS58138146U (ja) | シリアルデ−タ入力装置 | |
| JPS60148648U (ja) | デユアル・プロセツサ・システムにおける共有メモリの制御回路 | |
| JPS59189336U (ja) | 入力回路 | |
| JPH0386458U (ja) | ||
| JPH022751U (ja) | ||
| JPS5929900B2 (ja) | フリツプフロツプ集積回路方式 | |
| JPS639633U (ja) | ||
| JPS601037U (ja) | 二者択一回路 | |
| JPS6324795U (ja) | ||
| JPS62100551U (ja) | ||
| JPH0361723U (ja) | ||
| JPS62183263U (ja) | ||
| JPS61140637U (ja) |