JPS59189336U - 入力回路 - Google Patents

入力回路

Info

Publication number
JPS59189336U
JPS59189336U JP15077983U JP15077983U JPS59189336U JP S59189336 U JPS59189336 U JP S59189336U JP 15077983 U JP15077983 U JP 15077983U JP 15077983 U JP15077983 U JP 15077983U JP S59189336 U JPS59189336 U JP S59189336U
Authority
JP
Japan
Prior art keywords
input
reset
output
flop
input circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15077983U
Other languages
English (en)
Other versions
JPH0117867Y2 (ja
Inventor
文昭 向山
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP15077983U priority Critical patent/JPS59189336U/ja
Publication of JPS59189336U publication Critical patent/JPS59189336U/ja
Application granted granted Critical
Publication of JPH0117867Y2 publication Critical patent/JPH0117867Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は入力回路の従来例、第２図は本考案の実施例で
ある。 １・・・入力スイッチ、４・・・Ｄ型フリップフロップ
、５・・・ラッチメモリー。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力スイッチ、該入力スイッチによってセットする第１
    のリセット優先フリップフロップ、該入力スイッチ１に
    よってセットし、かつ周期的なリセット信号をリセット
    入力とする第２のリセット優先フリップフロップ、該第
    １のリセット優先フリップフロップの出力の２つの入力
    を入力するノアケート８、該ノアゲート８の出力を遅延
    回路４゜５に縦続入力し、該遅延回路５の出力を該第１
    のリセット優先フリップフロップのリセット入力とし、
    該第１のリセット優先フリップフロップのセット出力を
    出力としたことを特徴とする入力回路。
JP15077983U 1983-09-29 1983-09-29 入力回路 Granted JPS59189336U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15077983U JPS59189336U (ja) 1983-09-29 1983-09-29 入力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15077983U JPS59189336U (ja) 1983-09-29 1983-09-29 入力回路

Publications (2)

Publication Number Publication Date
JPS59189336U true JPS59189336U (ja) 1984-12-15
JPH0117867Y2 JPH0117867Y2 (ja) 1989-05-24

Family

ID=30334322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15077983U Granted JPS59189336U (ja) 1983-09-29 1983-09-29 入力回路

Country Status (1)

Country Link
JP (1) JPS59189336U (ja)

Also Published As

Publication number Publication date
JPH0117867Y2 (ja) 1989-05-24

Similar Documents

Publication Publication Date Title
JPS59189336U (ja) 入力回路
JPS5942640U (ja) フリツプフロツプ回路
JPS6072037U (ja) シユミツト回路
JPS6035636U (ja) 反転禁止モ−ドを有するフリップフロップ回路
JPS5933334U (ja) フリツプフロツプ回路
JPS643329U (ja)
JPS6181221U (ja)
JPS58107633U (ja) 出力回路
JPS5893037U (ja) スイツチ回路
JPS5927633U (ja) デイジタルｉｃ
JPS60111126U (ja) リセツト付遅延回路
JPS606346U (ja) 信号遅延回路
JPS5952753U (ja) 信号伝達回路
JPS5893046U (ja) 半導体論理回路
JPS58129744U (ja) 優先回路を有するｔフリツプフロツプ回路
JPS60109102U (ja) デジタル制御回路
JPS59118326U (ja) Ｎ段リセツト形ｍ系列発生回路
JPS6013591U (ja) 表示制御回路
JPS61334U (ja) トライステ−トゲ−ト素子チツプ
JPS59174741U (ja) デイジタル集積回路
JPS5948137U (ja) フリツプフロツプ回路
JPS60192199U (ja) プログラマブル選択回路
JPS6135437U (ja) セツト・リセツトフリツプフロツプ回路
JPS60636U (ja) 乗算回路
JPS60109133U (ja) 半導体集積回路