JPS6135437U - セツト・リセツトフリツプフロツプ回路 - Google Patents

セツト・リセツトフリツプフロツプ回路

Info

Publication number
JPS6135437U
JPS6135437U JP11942684U JP11942684U JPS6135437U JP S6135437 U JPS6135437 U JP S6135437U JP 11942684 U JP11942684 U JP 11942684U JP 11942684 U JP11942684 U JP 11942684U JP S6135437 U JPS6135437 U JP S6135437U
Authority
JP
Japan
Prior art keywords
flop circuit
reset flip
digital input
logic gate
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11942684U
Other languages
English (en)
Inventor
光浩 田尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11942684U priority Critical patent/JPS6135437U/ja
Publication of JPS6135437U publication Critical patent/JPS6135437U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案によるセット・リセットフリツブフロツ
ブ回路の実施例を示す回路区、第２図は第１図の真理値
を示す図、第３図は従来のセットφリセットフリツプフ
ロツプ回路の構成図、第４図は第３図の真理値を示す図
である。 １， ２． ７． ８・・・入力端子、３，４・・・出
力端−子、５，６・・・ＮＡＮＤゲート、９，１０，１
２．１３・・・インバータ、１１・・・排他的論理和ゲ
ート。

Claims (1)

    【実用新案登録請求の範囲】
  1. ２つのテイジタル入力信号の状態に応じた出力が得られ
    るセット・リセットフリツプフロツブ回路において、前
    記２テインタル入力信号の排他的論理和をとる第１め論
    理ゲートと、前記テイジタル入力信号の一方の否定信号
    と前記第１の論理ゲ．一ト出力との否定論理積をとる第
    ２の論理ゲートと、前記テイジタル入力信号の他方の否
    定信号と前記第１′の論理ゲート出力との否定論理積を
    とる第３の論理ゲートを付設し、前記第２、第３の論理
    ゲート出力をその入力にしくここ−とを特徴とするセッ
    ト・リセットフリツプフロツプ回路。
JP11942684U 1984-07-31 1984-07-31 セツト・リセツトフリツプフロツプ回路 Pending JPS6135437U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11942684U JPS6135437U (ja) 1984-07-31 1984-07-31 セツト・リセツトフリツプフロツプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11942684U JPS6135437U (ja) 1984-07-31 1984-07-31 セツト・リセツトフリツプフロツプ回路

Publications (1)

Publication Number Publication Date
JPS6135437U true JPS6135437U (ja) 1986-03-04

Family

ID=30678300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11942684U Pending JPS6135437U (ja) 1984-07-31 1984-07-31 セツト・リセツトフリツプフロツプ回路

Country Status (1)

Country Link
JP (1) JPS6135437U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5333355B2 (ja) * 1973-07-18 1978-09-13

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5333355B2 (ja) * 1973-07-18 1978-09-13

Similar Documents

Publication Publication Date Title
JPS6135437U (ja) セツト・リセツトフリツプフロツプ回路
JPS6072037U (ja) シユミツト回路
JPS6181221U (ja)
JPS5942640U (ja) フリツプフロツプ回路
JPS59189336U (ja) 入力回路
JPS59174741U (ja) デイジタル集積回路
JPS5933334U (ja) フリツプフロツプ回路
JPS582040U (ja) デ−タ処理装置におけるクロック回路
JPS60192538U (ja) 論理回路
JPS5952753U (ja) 信号伝達回路
JPS5996610U (ja) バス異常検出回路
JPS6115834U (ja) フリツプフロツプ回路
JPS60192199U (ja) プログラマブル選択回路
JPS5942649U (ja) カウンタ
JPS60127033U (ja) 論理回路の出力回路
JPS60109102U (ja) デジタル制御回路
JPS643329U (ja)
JPS61334U (ja) トライステ−トゲ−ト素子チツプ
JPS60111126U (ja) リセツト付遅延回路
JPS6119859U (ja) 診断回路
JPS5897800U (ja) メモリ装置
JPS6013591U (ja) 表示制御回路
JPS5956844U (ja) デイジタル・アナログ変換装置
JPS60172440U (ja) ２モジユラスプリスケ−ラ
JPS59121943U (ja) ロジツクレベル設定回路