JPS5952753U - 信号伝達回路 - Google Patents
信号伝達回路Info
- Publication number
- JPS5952753U JPS5952753U JP14776782U JP14776782U JPS5952753U JP S5952753 U JPS5952753 U JP S5952753U JP 14776782 U JP14776782 U JP 14776782U JP 14776782 U JP14776782 U JP 14776782U JP S5952753 U JPS5952753 U JP S5952753U
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- output terminal
- open collector
- state inverter
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は信号伝達回路の第一の従来例、第2図は同第二
の従来例、また第3図は本考案−実施例を示し、これら
の図において、1は第一のオープンコレクタ論理回路、
3は第二のオープンコレクタ論理回路、10は第一のN
ANDオープンコレクタ論理素子、11は第一の3ステ
ートインバータ、13は第二のNANDオープンコレク
タ論理素子、14は第二の3ステートインバータである
。
の従来例、また第3図は本考案−実施例を示し、これら
の図において、1は第一のオープンコレクタ論理回路、
3は第二のオープンコレクタ論理回路、10は第一のN
ANDオープンコレクタ論理素子、11は第一の3ステ
ートインバータ、13は第二のNANDオープンコレク
タ論理素子、14は第二の3ステートインバータである
。
Claims (1)
- 第一のオープンコレクタ論理回路と第二のオープンコレ
クタ論理回路との間に設けられ、第一の入力端子と第二
の入力端子と出力端子がそれぞれ後記第一の3ステート
インバータの出力端子と制御端子と入力端子に接続され
る第一のNANDオーブンコレクタ素子と、入力端子が
前記第一のオープンコレクタ論理回路の出力端子に接続
される第一の3ステートインバータと、第一の入力端子
が前記第一の3ステートインバータの出力端子に接続さ
れ第二の入力端子が後記第二の3ステートインバータの
制御端子に接続され出力端子が前記第二のオープンコレ
クタ論理回路の出力端子に接続される第二のNANDオ
ープンコレクタ素子と、入力端子と出力端子がそれぞれ
前記第二のNANDオープンコレクタ素子の出力端子と
第一の入力端子に接続される第二の3ステートインバー
タとを備えることを特徴とする信号伝達回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14776782U JPS5952753U (ja) | 1982-09-29 | 1982-09-29 | 信号伝達回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14776782U JPS5952753U (ja) | 1982-09-29 | 1982-09-29 | 信号伝達回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5952753U true JPS5952753U (ja) | 1984-04-06 |
Family
ID=30328508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14776782U Pending JPS5952753U (ja) | 1982-09-29 | 1982-09-29 | 信号伝達回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5952753U (ja) |
-
1982
- 1982-09-29 JP JP14776782U patent/JPS5952753U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5952753U (ja) | 信号伝達回路 | |
JPS6072037U (ja) | シユミツト回路 | |
JPS61334U (ja) | トライステ−トゲ−ト素子チツプ | |
JPS59106234U (ja) | Ttl回路における遅延回路 | |
JPS60109102U (ja) | デジタル制御回路 | |
JPS5927633U (ja) | デイジタルic | |
JPS60192199U (ja) | プログラマブル選択回路 | |
JPS60109133U (ja) | 半導体集積回路 | |
JPS59189336U (ja) | 入力回路 | |
JPS58127729U (ja) | 入力回路 | |
JPS5893046U (ja) | 半導体論理回路 | |
JPS5948137U (ja) | フリツプフロツプ回路 | |
JPS58107633U (ja) | 出力回路 | |
JPS5956845U (ja) | カウンタ回路 | |
JPS58172247U (ja) | ステレオ受信機のステレオ・モノラル切換回路 | |
JPS6035636U (ja) | 反転禁止モ−ドを有するフリップフロップ回路 | |
JPS6025037U (ja) | 入力インタフエイス回路 | |
JPS5827898U (ja) | 電子レンジ | |
JPS60111126U (ja) | リセツト付遅延回路 | |
JPS60636U (ja) | 乗算回路 | |
JPS5942660U (ja) | デ−タ受信回路 | |
JPS60127033U (ja) | 論理回路の出力回路 | |
JPS59187225U (ja) | デイレイ調整回路 | |
JPS59174741U (ja) | デイジタル集積回路 | |
JPS593632U (ja) | 時間遅れ回路 |