JPS59187225U - デイレイ調整回路 - Google Patents

デイレイ調整回路

Info

Publication number
JPS59187225U
JPS59187225U JP1983080564U JP8056483U JPS59187225U JP S59187225 U JPS59187225 U JP S59187225U JP 1983080564 U JP1983080564 U JP 1983080564U JP 8056483 U JP8056483 U JP 8056483U JP S59187225 U JPS59187225 U JP S59187225U
Authority
JP
Japan
Prior art keywords
delay adjustment
adjustment circuit
circuit
inductive element
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1983080564U
Other languages
English (en)
Inventor
小原　秀行
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP1983080564U priority Critical patent/JPS59187225U/ja
Publication of JPS59187225U publication Critical patent/JPS59187225U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案のディレィ調整回路図、第２図は第１図
回路の動作を説明するための信号波形図、第３図は第１
図回路を用いて構成されるチョッパ回路図、第４図は第
３図回路の動作を説明するための信号波形図、第５図は
第１図回路を用いて構成されるエキスパンダー回路図、
第６図は第５図回路の動作を説明するための信号波形図
である。 図に於いて１は端子、２はインダクタンス素子、３は伝
送ライン、４はディレィ調整回路、５はチョッパー回路
、Ｇ１はゲート、Ｇ２はシュミット回路、Ｇ３はナンド
回路である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力端子にインダクタンス性素子を接続し、出力端に上
    記インダクタンス性素子のインピーダンスに等しいイン
    ピーダンスを有し、且つ受端開放の伝送ラインとシュミ
    ット回路とを備えることを特徴とするディレィ調整回路
    。
JP1983080564U 1983-05-27 1983-05-27 デイレイ調整回路 Pending JPS59187225U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1983080564U JPS59187225U (ja) 1983-05-27 1983-05-27 デイレイ調整回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1983080564U JPS59187225U (ja) 1983-05-27 1983-05-27 デイレイ調整回路

Publications (1)

Publication Number Publication Date
JPS59187225U true JPS59187225U (ja) 1984-12-12

Family

ID=30210555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1983080564U Pending JPS59187225U (ja) 1983-05-27 1983-05-27 デイレイ調整回路

Country Status (1)

Country Link
JP (1) JPS59187225U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03139914A (ja) * 1989-10-10 1991-06-14 American Teleph & Telegr Co <Att> 遅延発生器とその方法、クロック回復システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03139914A (ja) * 1989-10-10 1991-06-14 American Teleph & Telegr Co <Att> 遅延発生器とその方法、クロック回復システム

Similar Documents

Publication Publication Date Title
JPS59187225U (ja) デイレイ調整回路
JPS61334U (ja) トライステ−トゲ−ト素子チツプ
JPS60163850U (ja) 送受信装置
JPS6079817U (ja) ダイオ−ド検波器
JPS6115827U (ja) 可変遅延線
JPS5868723U (ja) 周波数特性回路
JPS60193599U (ja) エコ−回路におけるノイズ除去装置
JPS58173924U (ja) フイルタ−装置
JPS60114410U (ja) 可変減衰器
JPS606346U (ja) 信号遅延回路
JPS6011523U (ja) マツチング回路
JPS5811330U (ja) 波形整形回路
JPS6121118U (ja) 逓倍器
JPS60109133U (ja) 半導体集積回路
JPS5984916U (ja) 周波数特性調整回路
JPS58107633U (ja) 出力回路
JPS5941766U (ja) Ｉｃテスタ
JPS617131U (ja) 可変クロツク移相回路
JPS619902U (ja) 単極双投スイツチ
JPS58111516U (ja) 増幅器
JPS60114409U (ja) 吸収型高調波ろ波装置
JPS6137622U (ja) 周波数特性調整回路
JPS5961603U (ja) 無反射終端器
JPS5876219U (ja) 周波数特性可変回路
JPS60193715U (ja) パルス極性指定回路