JPS60109102U - デジタル制御回路 - Google Patents
デジタル制御回路Info
- Publication number
- JPS60109102U JPS60109102U JP20129683U JP20129683U JPS60109102U JP S60109102 U JPS60109102 U JP S60109102U JP 20129683 U JP20129683 U JP 20129683U JP 20129683 U JP20129683 U JP 20129683U JP S60109102 U JPS60109102 U JP S60109102U
- Authority
- JP
- Japan
- Prior art keywords
- flip
- circuit
- flop
- output end
- digital control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案の一実施例を示すブロック回路図、第２
図はそのタイミングチャートである。 ２・・・入力端、３・・・前段フリップフロップ、４・
・・ノア回路、５・・・インバータ、６・・・第１ナン
ド回路、７・・・第２ナンド回路、８・・・後段フリッ
プフロップ。
図はそのタイミングチャートである。 ２・・・入力端、３・・・前段フリップフロップ、４・
・・ノア回路、５・・・インバータ、６・・・第１ナン
ド回路、７・・・第２ナンド回路、８・・・後段フリッ
プフロップ。
Claims (1)
- 入力信号の入力端に、Ｄ端子を接続した前段フリップフ
ロップと、ノア回路と、第１ナンド回路と、当該フリッ
プフロップの反転出力端と第１ナンド回路の出力端とを
入力端に接続した第２ナンド回路と、当該第２ナンド回
路の出力端をＤ端子に接続した後段フリップフロップと
を有し、後段フリップフロップの出力端を上記第１ナン
ド回路、゛ノア回路の入力端と接続し、ノア回路の出力
端をインバータを介して前段フリップフロップのＣＬ端
子と、両フリップフロップのＣＫ端子をクロック発生回
路と接続したデジタル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20129683U JPS60109102U (ja) | 1983-12-28 | 1983-12-28 | デジタル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20129683U JPS60109102U (ja) | 1983-12-28 | 1983-12-28 | デジタル制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60109102U true JPS60109102U (ja) | 1985-07-24 |
Family
ID=30762951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20129683U Pending JPS60109102U (ja) | 1983-12-28 | 1983-12-28 | デジタル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60109102U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017127948A (ja) * | 2015-12-29 | 2017-07-27 | 上銀科技股▲分▼有限公司 | 電動グリッパの駆動装置および駆動方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5742891B2 (ja) * | 1975-04-25 | 1982-09-11 |
-
1983
- 1983-12-28 JP JP20129683U patent/JPS60109102U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5742891B2 (ja) * | 1975-04-25 | 1982-09-11 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017127948A (ja) * | 2015-12-29 | 2017-07-27 | 上銀科技股▲分▼有限公司 | 電動グリッパの駆動装置および駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60109102U (ja) | デジタル制御回路 | |
| JPS5942640U (ja) | フリツプフロツプ回路 | |
| JPS5934393U (ja) | 検査端子を設けた集積回路 | |
| JPS60636U (ja) | 乗算回路 | |
| JPS5973845U (ja) | 自己保持形２入力選択回路 | |
| JPS5952753U (ja) | 信号伝達回路 | |
| JPS5933334U (ja) | フリツプフロツプ回路 | |
| JPS586435U (ja) | 多重位相発生回路 | |
| JPS6147531U (ja) | スイツチ入力保持用ｄフリツプフロツプ | |
| JPS58152029U (ja) | 狭幅パルス発生回路 | |
| JPS59130144U (ja) | パリテイ・チエツク回路 | |
| JPS6013591U (ja) | 表示制御回路 | |
| JPS59189336U (ja) | 入力回路 | |
| JPS59174741U (ja) | デイジタル集積回路 | |
| JPS6133149U (ja) | 誤り情報除去装置 | |
| JPS5927633U (ja) | デイジタルｉｃ | |
| JPS603999U (ja) | メモリ内蔵ｌｓｉ | |
| JPS6057225U (ja) | デジタル信号入力回路 | |
| JPS60145753U (ja) | 非同期確認補助回路 | |
| JPS60129746U (ja) | アツプダウンカウンタ | |
| JPS5922533U (ja) | フリツプフロツプ回路 | |
| JPS601034U (ja) | 階段波発生装置 | |
| JPS60192199U (ja) | プログラマブル選択回路 | |
| JPS58129744U (ja) | 優先回路を有するｔフリツプフロツプ回路 | |
| JPS5927638U (ja) | 分周回路 |