JPS5942649U - カウンタ - Google Patents

カウンタ

Info

Publication number
JPS5942649U
JPS5942649U JP13786382U JP13786382U JPS5942649U JP S5942649 U JPS5942649 U JP S5942649U JP 13786382 U JP13786382 U JP 13786382U JP 13786382 U JP13786382 U JP 13786382U JP S5942649 U JPS5942649 U JP S5942649U
Authority
JP
Japan
Prior art keywords
gate
stage
switching signal
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13786382U
Other languages
English (en)
Other versions
JPS6348993Y2 (ja
Inventor
仲山　芳郎
安部　文紀
長沢　尚文
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP13786382U priority Critical patent/JPS5942649U/ja
Publication of JPS5942649U publication Critical patent/JPS5942649U/ja
Application granted granted Critical
Publication of JPS6348993Y2 publication Critical patent/JPS6348993Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は一般的なＡＤ変換器を示すブロック図、第２図
は本考案の実施例を示す回路図である。 主な図番の説明、１・・・コンパレータ、２・・・ＲＳ
フリップフロップ、３・・・クロック発振器、４・・・
力　　　　′ウンタ、５・・・ＤＡ変換器、６・・・ゲ
ート回路、７・・・シフトレジスタ、８・・・制御回路
、９・・・カウンタ、１０ａ、　　１０ｂ、　　１０ｃ
、−１０ｄ−Ｄ７リツプ７０ツブ、１１ａ、　　１　ｌ
ｂ、　　Ｉ　ＩＣ，１１ｄ−・・第１　ＡＮＤゲート、
１２ａ、　１２ｂ、　１２Ｃ，−１２ｄ−・・第２ＡＮ
Ｄゲート、１３ａ、　　１３ｂ、　　１３ｃ、　　１３
ｄ−・・第３ＡＮＤゲート、１４ａ、１４ｂ、１４Ｃ９
１４ｄ・・・第１ＯＲゲート、１５ａ、１５ｂ、１５ｃ
、１５ｄ・・・第２ＯＲゲート、１６・・・インバータ
。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数段のＤフリップフロップと、該Ｄフリップフロップ
    の各段の前段のＱ出力又は入力信号と切替信号の反転信
    号とを入力する第１の論理積ゲートと、当該段の６出力
    と前記切替信号とを入力する第２の論理積ゲートと、前
    段のＱ出力又はカウンタクロックと前記切替信号とを入
    力する第３の論理積ゲートと、前記第１及び第２の論理
    積ゲートの出力を入力し出力端子が当該段のデータ入力
    端子に接続された第１の論理和ゲートと、前記第３の論
    理積ゲートの出力とシフトクロックとを入力し出力端子
    が当該段のクロック入力端子に接続された第２の論理和
    ゲートとを有し前記切替信号に応じてシフトレジスタと
    して動作可能なことを特徴とするカウンタ。
JP13786382U 1982-09-10 1982-09-10 カウンタ Granted JPS5942649U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13786382U JPS5942649U (ja) 1982-09-10 1982-09-10 カウンタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13786382U JPS5942649U (ja) 1982-09-10 1982-09-10 カウンタ

Publications (2)

Publication Number Publication Date
JPS5942649U true JPS5942649U (ja) 1984-03-19
JPS6348993Y2 JPS6348993Y2 (ja) 1988-12-16

Family

ID=30309521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13786382U Granted JPS5942649U (ja) 1982-09-10 1982-09-10 カウンタ

Country Status (1)

Country Link
JP (1) JPS5942649U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216417U (ja) * 1985-07-12 1987-01-31

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216417U (ja) * 1985-07-12 1987-01-31

Also Published As

Publication number Publication date
JPS6348993Y2 (ja) 1988-12-16

Similar Documents

Publication Publication Date Title
JPS5942649U (ja) カウンタ
JPS6072037U (ja) シユミツト回路
JPS60163837U (ja) 同期式アツプダウンカウンタ回路
JPS6181221U (ja)
JPS5956845U (ja) カウンタ回路
JPS6059186U (ja) １秒タイマ
JPS6135437U (ja) セツト・リセツトフリツプフロツプ回路
JPS58158540U (ja) パルス選択回路
JPS5956844U (ja) デイジタル・アナログ変換装置
JPS61160556U (ja)
JPS60109102U (ja) デジタル制御回路
JPS6332398U (ja)
JPS60129746U (ja) アツプダウンカウンタ
JPS60111126U (ja) リセツト付遅延回路
JPS59147197U (ja) 残響効果装置
JPS59149724U (ja) Ｄａ変換器
JPS60127033U (ja) 論理回路の出力回路
JPS5986741U (ja) 入力信号検出回路
JPS58109339U (ja) ゲ−トパルス発生回路
JPH0221823U (ja)
JPS60172440U (ja) ２モジユラスプリスケ−ラ
JPS5889818U (ja) 情報表示装置
JPS6039980U (ja) 半導体集積回路
JPS6136886U (ja) 同期信号判別回路
JPH0398535U (ja)