JPS63163541U - - Google Patents
Info
- Publication number
- JPS63163541U JPS63163541U JP5428887U JP5428887U JPS63163541U JP S63163541 U JPS63163541 U JP S63163541U JP 5428887 U JP5428887 U JP 5428887U JP 5428887 U JP5428887 U JP 5428887U JP S63163541 U JPS63163541 U JP S63163541U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- response
- output
- access
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案に係るメモリ応答制御回路の１
実施例構成を示す図、第２図はＣＰＵとメモリと
の間のアクセス制御系の構成例を示す図、第３図
は従来のメモリ応答制御回路の構成例を示す図、
第４図はメモリ応答制御回路の動作を説明するた
めのタイムチヤートである。 １……論理アレイ、２……オアゲート、３……
ラツチ回路、４……入力バツフア、５……出力バ
ツフア。
実施例構成を示す図、第２図はＣＰＵとメモリと
の間のアクセス制御系の構成例を示す図、第３図
は従来のメモリ応答制御回路の構成例を示す図、
第４図はメモリ応答制御回路の動作を説明するた
めのタイムチヤートである。 １……論理アレイ、２……オアゲート、３……
ラツチ回路、４……入力バツフア、５……出力バ
ツフア。
Claims (1)
- メモリへのアクセス要因の発生に応答して当該
メモリの応答時間に対応する応答信号をＣＰＵに
返すメモリ応答制御回路であつて、ラツチ付プロ
グラマブルロジツクアレイを用い、アクセス要因
を論理和接続し、該論理和接続の出力とメモリア
クセスストローブ信号とを論理積接続すると共に
、ラツチ回路の縦続接続数により応答時間を設定
し、アクセス要因とメモリアクセスストローブ信
号が発生したことによつてラツチ回路でクロツク
を計数した出力を応答信号として出力するように
構成したことを特徴とするメモリ応答制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5428887U JPS63163541U (ja) | 1987-04-10 | 1987-04-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5428887U JPS63163541U (ja) | 1987-04-10 | 1987-04-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63163541U true JPS63163541U (ja) | 1988-10-25 |
Family
ID=30881140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5428887U Pending JPS63163541U (ja) | 1987-04-10 | 1987-04-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63163541U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5876955A (ja) * | 1981-10-30 | 1983-05-10 | Hitachi Ltd | デ−タ処理装置 |
| JPS58211385A (ja) * | 1982-05-31 | 1983-12-08 | Toshiba Corp | メモリシステム |
-
1987
- 1987-04-10 JP JP5428887U patent/JPS63163541U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5876955A (ja) * | 1981-10-30 | 1983-05-10 | Hitachi Ltd | デ−タ処理装置 |
| JPS58211385A (ja) * | 1982-05-31 | 1983-12-08 | Toshiba Corp | メモリシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63163541U (ja) | ||
| JPS6223349U (ja) | ||
| JPH0270252U (ja) | ||
| JPS59189336U (ja) | 入力回路 | |
| JPH022751U (ja) | ||
| JPS6266443U (ja) | ||
| JPS60135941U (ja) | 出力デ−タ反転可能回路素子 | |
| JPS6214536U (ja) | ||
| JPS643220U (ja) | ||
| JPS61107049U (ja) | ||
| JPS643329U (ja) | ||
| JPS6457537U (ja) | ||
| JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
| JPS58138146U (ja) | シリアルデ−タ入力装置 | |
| JPH03119202U (ja) | ||
| JPS63126950U (ja) | ||
| JPS63191769U (ja) | ||
| JPS62154555U (ja) | ||
| JPS6258000U (ja) | ||
| JPS6397103U (ja) | ||
| JPS6392970U (ja) | ||
| JPS6092326U (ja) | 数値入力装置 | |
| JPS62100551U (ja) | ||
| JPS6184953U (ja) | ||
| JPH0296697U (ja) |