JPS6184953U - - Google Patents
Info
- Publication number
- JPS6184953U JPS6184953U JP10921185U JP10921185U JPS6184953U JP S6184953 U JPS6184953 U JP S6184953U JP 10921185 U JP10921185 U JP 10921185U JP 10921185 U JP10921185 U JP 10921185U JP S6184953 U JPS6184953 U JP S6184953U
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing unit
- central processing
- input
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bus Control (AREA)
Description
第1図はこの考案の一実施例を示すブロツク図
、第2図は従来のデータ転送回路の一例を示すブ
ロツク図である。 1…中央処理装置(CPU)、2…グログラム
メモリ、3b,3aa,3ab…データメモリ、
5…入出力装置、6,10…アドレスバス、7,
11…データ・バス、8,12…コントロール・
バス、13a,13b…アドレス切替回路、14
a,14b…データ切替回路、15a,15b…
コントロール切替回路。なお、図中、同一符号は
同一又は相当部分を示す。
、第2図は従来のデータ転送回路の一例を示すブ
ロツク図である。 1…中央処理装置(CPU)、2…グログラム
メモリ、3b,3aa,3ab…データメモリ、
5…入出力装置、6,10…アドレスバス、7,
11…データ・バス、8,12…コントロール・
バス、13a,13b…アドレス切替回路、14
a,14b…データ切替回路、15a,15b…
コントロール切替回路。なお、図中、同一符号は
同一又は相当部分を示す。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 中央処理装置と入出力装置との間でデータ
の授受を行うデータ転送回路において、上記中央
処理装置及び上記入出力装置から送出されるデー
タを一時記憶格納し、中記中央処理装置と上記入
出力装置の間に接続される二つのデータメモリと
、該二つのデータメモリを一方が上記中央処理装
置と接続される時は他方が上記入出力装置と接続
されるように交互に切替えて接続手段とを備えて
なり、上記切替手段の切替接続動作に基づいて上
記二つのデータメモリを中央処理装置と入出力装
置とから同時にアクセスする構成としたことを特
徴とするデータ転送回路。 (2) 上記切替手段は上記データメモリのアドレ
スを指定する信号路を切替えるアドレス切替回路
と、該アドレス切替回路に連動し、データの送信
路を切替えるデータ切替回路と、上記アンドレス
切替回路に連動し、データ授受の指令の信号路を
切替えるコントロール切替回路とを備えて構成さ
れることを特徴とする実用新案登録請求の範囲第
1項記載のデータ転送回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10921185U JPS6184953U (ja) | 1985-07-17 | 1985-07-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10921185U JPS6184953U (ja) | 1985-07-17 | 1985-07-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6184953U true JPS6184953U (ja) | 1986-06-04 |
Family
ID=30668369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10921185U Pending JPS6184953U (ja) | 1985-07-17 | 1985-07-17 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6184953U (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105947A (en) * | 1977-02-28 | 1978-09-14 | Nec Corp | Data transfer system by bank switching of memory |
JPS5435645A (en) * | 1977-08-25 | 1979-03-15 | Hitachi Denshi Ltd | Input/output control system for real-time data |
-
1985
- 1985-07-17 JP JP10921185U patent/JPS6184953U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105947A (en) * | 1977-02-28 | 1978-09-14 | Nec Corp | Data transfer system by bank switching of memory |
JPS5435645A (en) * | 1977-08-25 | 1979-03-15 | Hitachi Denshi Ltd | Input/output control system for real-time data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6184953U (ja) | ||
JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
JPH0317834U (ja) | ||
JPS6066140U (ja) | アンテナ共用装置 | |
JPH022751U (ja) | ||
JPS6214536U (ja) | ||
JPH02130027U (ja) | ||
JPS60170801U (ja) | 制御系の切換装置 | |
JPS5851333U (ja) | プログラム処理装置 | |
JPS59100349U (ja) | メモリ制御機構 | |
JPS6142649U (ja) | デ−タ転送装置 | |
JPS62175336U (ja) | ||
JPS6356451U (ja) | ||
JPS59169633U (ja) | バツフア回路 | |
JPS6071961U (ja) | 読出専用記憶装置 | |
JPS6087050U (ja) | デ−タ転送制御装置 | |
JPS6010307U (ja) | プロセス制御装置 | |
JPS6020651U (ja) | 画像表示制御装置 | |
JPS6130148U (ja) | 共有メモリつきマルチプロセツサ | |
JPS6141044U (ja) | 車両用負荷の制御装置 | |
JPS58176231U (ja) | 操作制御装置 | |
JPS60107896U (ja) | 表示メモリ制御回路 | |
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS61168444U (ja) | ||
JPH0337529U (ja) |