JPS59169633U - バツフア回路 - Google Patents
バツフア回路Info
- Publication number
- JPS59169633U JPS59169633U JP6310683U JP6310683U JPS59169633U JP S59169633 U JPS59169633 U JP S59169633U JP 6310683 U JP6310683 U JP 6310683U JP 6310683 U JP6310683 U JP 6310683U JP S59169633 U JPS59169633 U JP S59169633U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- buffer circuit
- transfer
- output
- combinational
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来のバッファ回路およびその周辺装置との接
続図、第2図は本考案のバッファ回路およびその周辺装
置との接続図、第3図は本考案の他の実施例の説明図で
ある。 0・・・CPU、 l・・・指令線、2・・・メモリ装
置、3・・・!0装置、4・・・トラオステートバス、
5・・・応答信号線、6・・・OR回路、7・・・バッ
ファ回路、8・・・応答信号、9・・・転送出力ドライ
バ、10・・・トライステートバス、11・・・メモリ
装置、12・・・10装置、20・・・CPU、 2
l・・・指令線、22・・・メモリ装置、23・・・I
O装置、24・・・トライステートバス、25・・・バ
ッファ回路、26・・・抵抗器、27・・・ANDゲー
ト、28・・・転送出力ドライバ、29・・・出力イン
ピーダンス制御入力端子、30・・・抵抗器、31・・
・トライステートバス、32・・・メモリ装置、33・
・・IO装置、34・・・NORゲート。
続図、第2図は本考案のバッファ回路およびその周辺装
置との接続図、第3図は本考案の他の実施例の説明図で
ある。 0・・・CPU、 l・・・指令線、2・・・メモリ装
置、3・・・!0装置、4・・・トラオステートバス、
5・・・応答信号線、6・・・OR回路、7・・・バッ
ファ回路、8・・・応答信号、9・・・転送出力ドライ
バ、10・・・トライステートバス、11・・・メモリ
装置、12・・・10装置、20・・・CPU、 2
l・・・指令線、22・・・メモリ装置、23・・・I
O装置、24・・・トライステートバス、25・・・バ
ッファ回路、26・・・抵抗器、27・・・ANDゲー
ト、28・・・転送出力ドライバ、29・・・出力イン
ピーダンス制御入力端子、30・・・抵抗器、31・・
・トライステートバス、32・・・メモリ装置、33・
・・IO装置、34・・・NORゲート。
Claims (2)
- (1)2つのバス間に接続されたバッファ回路において
、該バッファ回路が転送入力データのみを入力する組合
せ回路と、転送入力データを入力とし、転送出力データ
を出力とし、出力インピータレスの制御可能な転送出力
ドライバから構成され、上記組合せ回路で得られた信号
にて転送出力ドライバの出力インピーダンスを決定し、
バス上の競合を防ぐことを特徴とするバッファ回路。 - (2)前記組合せ回路がアンド回路あであることを特徴
とする実用新案登録請求の範囲第1項記載のバッファ回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6310683U JPS59169633U (ja) | 1983-04-28 | 1983-04-28 | バツフア回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6310683U JPS59169633U (ja) | 1983-04-28 | 1983-04-28 | バツフア回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59169633U true JPS59169633U (ja) | 1984-11-13 |
Family
ID=30193299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6310683U Pending JPS59169633U (ja) | 1983-04-28 | 1983-04-28 | バツフア回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59169633U (ja) |
-
1983
- 1983-04-28 JP JP6310683U patent/JPS59169633U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59169633U (ja) | バツフア回路 | |
JPS62175336U (ja) | ||
JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
JPS62169831U (ja) | ||
JPS6184953U (ja) | ||
JPS6353155U (ja) | ||
JPS6116653U (ja) | 入出力回路 | |
JPS5851359U (ja) | 出力回路 | |
JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
JPS58150128U (ja) | バスライン回路 | |
JPS6030047U (ja) | マイクロコンピュ−タのプログラム暴走防止回路 | |
JPS59177240U (ja) | 出力回路 | |
JPS6059630U (ja) | 論理回路 | |
JPS59138928U (ja) | プロセス出力回路 | |
JPS6071944U (ja) | 出力端子制御回路 | |
JPS62162752U (ja) | ||
JPS5945643U (ja) | 信号制御回路 | |
JPS59118049U (ja) | 制御装置 | |
JPS5851336U (ja) | ダイレクト・メモリ・アクセス制御回路 | |
JPS5941766U (ja) | Icテスタ | |
JPS60110898U (ja) | ブザ−駆動回路 | |
JPS5851363U (ja) | マイクロコンピユ−タ用集積回路 | |
JPS58113139U (ja) | キ−スイツチのレスポンス回路 | |
JPS60100856U (ja) | マイコンとマルチポ−トメモリとの接続装置 | |
JPS6039164U (ja) | 入出力装置 |