JPS5945643U - 信号制御回路 - Google Patents

信号制御回路

Info

Publication number
JPS5945643U
JPS5945643U JP13873682U JP13873682U JPS5945643U JP S5945643 U JPS5945643 U JP S5945643U JP 13873682 U JP13873682 U JP 13873682U JP 13873682 U JP13873682 U JP 13873682U JP S5945643 U JPS5945643 U JP S5945643U
Authority
JP
Japan
Prior art keywords
control circuit
signal control
data processing
processing device
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13873682U
Other languages
English (en)
Other versions
JPS6243406Y2 (ja
Inventor
茂 荒木
麻生　富夫
黒川　広志郎
秀雄 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP13873682U priority Critical patent/JPS5945643U/ja
Publication of JPS5945643U publication Critical patent/JPS5945643U/ja
Application granted granted Critical
Publication of JPS6243406Y2 publication Critical patent/JPS6243406Y2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来の信号制御回路、第２図は本考案の一実施
例構成図、第３図は本考案の他の実施例構成図、第４図
イ、　　ｏｃｊ本考案の更に異なる実施例の要部構成図
である。 １・・・ｃｐｕ、　２・・・ドライバ、３・・・ペンマ
グネット、４・・・ライン、５・・・ライン、６・・・
ペンダウン信号、７・・・ペンアップ信号、８・・・バ
ッファ、９・・・整流器、１０・・・抵抗、１１・・・
コンデンサ、１２・・・バッラア、１３・・・アンド・
ゲート、１４・・・インバータ、１５・・・インバータ
。

Claims (1)

    【実用新案登録請求の範囲】
  1. データ処理装置と被制御装置をアップ・ダウン制御する
    アップ・ダウン制御手段とを有し、データ処理装置から
    のアップあるいはダウン制御信号に応じて前記被制御装
    置をアップあるいはダウン制御するようにした信号制御
    回路において１．データ処理装置の出力をバッファ手段
    を介して制御信号線路に出力するとともに該制御信号線
    路に抵抗とコンデンサを接続し、コンデンサを充電する
    ようにしたことを特徴とする信号制御回路。
JP13873682U 1982-09-13 1982-09-13 信号制御回路 Granted JPS5945643U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13873682U JPS5945643U (ja) 1982-09-13 1982-09-13 信号制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13873682U JPS5945643U (ja) 1982-09-13 1982-09-13 信号制御回路

Publications (2)

Publication Number Publication Date
JPS5945643U true JPS5945643U (ja) 1984-03-26
JPS6243406Y2 JPS6243406Y2 (ja) 1987-11-11

Family

ID=30311190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13873682U Granted JPS5945643U (ja) 1982-09-13 1982-09-13 信号制御回路

Country Status (1)

Country Link
JP (1) JPS5945643U (ja)

Also Published As

Publication number Publication date
JPS6243406Y2 (ja) 1987-11-11

Similar Documents

Publication Publication Date Title
JPS5945643U (ja) 信号制御回路
JPS60167462U (ja) 画像処理装置
JPS6062898U (ja) エンジン発電機の電圧制御装置
JPS60115531U (ja) 水分調整装置
JPS58164046U (ja) マイクロプロセツサの制御装置
JPS5842343U (ja) 車両用定速走行装置
JPS614233U (ja) 画像メモリ・アクセス装置
JPS58150194U (ja) センサ情報の読取り回路
JPS58167903U (ja) シ−ケンスコントロ−ラの入出力装置
JPS596281U (ja) 表示回路
JPS59182762U (ja) 情報処理装置
JPS60150687U (ja) 磁気テ−プ制御装置
JPS5851352U (ja) アナログ入力コントロ−ラ
JPS60195825U (ja) シ−ケンサ−によりプログラム制御される搬送装置
JPS6095609U (ja) 制御回路装置
JPS58114617U (ja) メモリ−イコライザ−装置
JPS6022056U (ja) ボ−ダス装置
JPS59119664U (ja) 複写用卓上入力装置
JPS5984589U (ja) デ−タ表示装置
JPS59177240U (ja) 出力回路
JPS5920351U (ja) マイクロコンピユ−タにおける加算回路
JPS59100337U (ja) Ｄｍａ制御回路
JPS60131056U (ja) メモリ内蔵形ｌｓｉ
JPS5885058U (ja) 照合管理装置
JPS5928704U (ja) 数値制御装置