JPS5920351U - マイクロコンピユ−タにおける加算回路 - Google Patents
マイクロコンピユ−タにおける加算回路Info
- Publication number
- JPS5920351U JPS5920351U JP11205182U JP11205182U JPS5920351U JP S5920351 U JPS5920351 U JP S5920351U JP 11205182 U JP11205182 U JP 11205182U JP 11205182 U JP11205182 U JP 11205182U JP S5920351 U JPS5920351 U JP S5920351U
- Authority
- JP
- Japan
- Prior art keywords
- adder
- microcomputer
- random access
- access memory
- adder circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図はマイクロコンピュータのシステム構成図、第２
図はこの考案の一実施例を示す構成説明図である。 １１・・・ＲＡＭ、１２．１５・・・バッファ回路、１
３・・・加算器（１４・・・ＣＰＵ、 １６・・・ラッ
チ回路、１７・・・入出力回路。
図はこの考案の一実施例を示す構成説明図である。 １１・・・ＲＡＭ、１２．１５・・・バッファ回路、１
３・・・加算器（１４・・・ＣＰＵ、 １６・・・ラッ
チ回路、１７・・・入出力回路。
Claims (1)
- ランダムアクセスメモリから読み出されたデータを中央
演算処理装置からの書き込みパルスの前縁で通過させる
ラッチ回路を含むループと、前記ラッチ回路の出力デー
タと前記中央演算処理装置からの出力データをハード的
にビット加算する加算器と、この加算器の出力が加えら
れ補記書込みパルスの期間に前記ランダムアクセスメモ
リに出力を加えるバッファ回路とを具備したことを特徴
トスるマイクロコンピュータにおける加算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11205182U JPS5920351U (ja) | 1982-07-23 | 1982-07-23 | マイクロコンピユ−タにおける加算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11205182U JPS5920351U (ja) | 1982-07-23 | 1982-07-23 | マイクロコンピユ−タにおける加算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5920351U true JPS5920351U (ja) | 1984-02-07 |
| JPH029401Y2 JPH029401Y2 (ja) | 1990-03-08 |
Family
ID=30259905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11205182U Granted JPS5920351U (ja) | 1982-07-23 | 1982-07-23 | マイクロコンピユ−タにおける加算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920351U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01163539U (ja) * | 1988-04-28 | 1989-11-15 |
-
1982
- 1982-07-23 JP JP11205182U patent/JPS5920351U/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01163539U (ja) * | 1988-04-28 | 1989-11-15 | ||
| JPH0520439Y2 (ja) * | 1988-04-28 | 1993-05-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH029401Y2 (ja) | 1990-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS59104400U (ja) | デ−タ記憶装置 | |
| JPS58174733U (ja) | プロセス入出力制御方式 | |
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
| JPS6071962U (ja) | 動作モ−ド設定装置 | |
| JPS59147236U (ja) | インタ−フエイス制御装置 | |
| JPS58109898U (ja) | Ｐ−ｒｏｍライタ | |
| JPS59134838U (ja) | メモリアクセス記録装置 | |
| JPS60155099U (ja) | 記憶制御装置 | |
| JPS6339754U (ja) | ||
| JPS5815245U (ja) | メモリ・アクセス装置 | |
| JPS59122626U (ja) | 読取制御装置 | |
| JPS6087047U (ja) | 制御装置 | |
| JPS5897605U (ja) | マルチプロセツサによるバツチプロセス用コントロ−ラ | |
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPS6030051U (ja) | Ｐｃｍデ−タ発生回路 | |
| JPS5894021U (ja) | マイクロコンピユ−タ | |
| JPS58107633U (ja) | 出力回路 | |
| JPS6074297U (ja) | Ｒａｍアクセス回路 | |
| JPS6039139U (ja) | 磁気カ−ドリ−ダのインタフェ−ス回路 | |
| JPS59169632U (ja) | デ−タ転送回路 | |
| JPS6082800U (ja) | リフレツシユ装置 | |
| JPS6047059U (ja) | パソコン接続型電子デイスク装置 |