JPS6030051U - Pcmデ−タ発生回路 - Google Patents
Pcmデ−タ発生回路Info
- Publication number
- JPS6030051U JPS6030051U JP12110483U JP12110483U JPS6030051U JP S6030051 U JPS6030051 U JP S6030051U JP 12110483 U JP12110483 U JP 12110483U JP 12110483 U JP12110483 U JP 12110483U JP S6030051 U JPS6030051 U JP S6030051U
- Authority
- JP
- Japan
- Prior art keywords
- data
- generation circuit
- memory
- data generation
- pcm data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来のPCMデータ発生回路の回路構成例を示
すブロック図、第2図は本考案の実施例のブロック図で
ある。 CPU・・・マイクロプロセッサ、MEMl・・・マイ
クロプロセッサ用プログラム格納、ワーク用メ阜り、M
EM2・・・CPUにて編集した特定周期区間のデータ
ブロック用メモリ、DATA 5ET−・、データ設
定用スイッチ/表示器(■10機能含む) 、DMA
C0NT・・・DMAコントローラ(I10機能含む
) 、DATA MEMI・・・出力データ格納用メ
モリ(I10機能含む) 、DATA MEM・・・
出力データ格納用メモIJ、DATA MEM C
0NT・・・データメモリ制御回路(I10機能含む)
、DATA OUT C0NT・・・データ出力制御
回路、DATA・・・データバス、ADR・・・アドレ
スバス、C0NT・・・コントロールバス、0DATA
・・・出力データ(パラレル)、OADR・・・読み出
しアドレスタイミング、D C0NT・・・DMA制御
信号、M ADR・・・メモリアドレス、MDATA
・・・メモリデータ、OUT・・・出力PCMシリアル
データ。
すブロック図、第2図は本考案の実施例のブロック図で
ある。 CPU・・・マイクロプロセッサ、MEMl・・・マイ
クロプロセッサ用プログラム格納、ワーク用メ阜り、M
EM2・・・CPUにて編集した特定周期区間のデータ
ブロック用メモリ、DATA 5ET−・、データ設
定用スイッチ/表示器(■10機能含む) 、DMA
C0NT・・・DMAコントローラ(I10機能含む
) 、DATA MEMI・・・出力データ格納用メ
モリ(I10機能含む) 、DATA MEM・・・
出力データ格納用メモIJ、DATA MEM C
0NT・・・データメモリ制御回路(I10機能含む)
、DATA OUT C0NT・・・データ出力制御
回路、DATA・・・データバス、ADR・・・アドレ
スバス、C0NT・・・コントロールバス、0DATA
・・・出力データ(パラレル)、OADR・・・読み出
しアドレスタイミング、D C0NT・・・DMA制御
信号、M ADR・・・メモリアドレス、MDATA
・・・メモリデータ、OUT・・・出力PCMシリアル
データ。
Claims (1)
- データ内容が任意に設定可能である連続的なシリアルP
CMデータを発生するPCMデータ発生回路において、
発生データを格納するメモリおよびその制御回路と、発
生データを設定するデータ設定スイッチ及び表示器と、
マイクロプロセッサ及びマイクロプロセッサ用プログラ
ム格納、ワーク用メモリからなるマイクロコンピュータ
システムと、メモリよりデータを読み出し、シリアル信
号化するデータ出力制御回路とにより構成し、DMA転
送方式を使用しないで、高速データ出力レートまで動作
可能にしたことを特徴とするPCMデータ発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12110483U JPS6030051U (ja) | 1983-08-03 | 1983-08-03 | Pcmデ−タ発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12110483U JPS6030051U (ja) | 1983-08-03 | 1983-08-03 | Pcmデ−タ発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6030051U true JPS6030051U (ja) | 1985-02-28 |
Family
ID=30277300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12110483U Pending JPS6030051U (ja) | 1983-08-03 | 1983-08-03 | Pcmデ−タ発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6030051U (ja) |
-
1983
- 1983-08-03 JP JP12110483U patent/JPS6030051U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
JPS6030051U (ja) | Pcmデ−タ発生回路 | |
JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
JPS5851333U (ja) | プログラム処理装置 | |
JPS5839647U (ja) | 割込み発生回路 | |
JPS6339754U (ja) | ||
JPS6095653U (ja) | デ−タバス制御装置 | |
JPS5894022U (ja) | オンライン高速デ−タ編集制御システム | |
JPS59187844U (ja) | デ−タ転送回路 | |
JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
JPS60123045U (ja) | リ−ド/ライトプロテクシヨン装置 | |
JPS5815245U (ja) | メモリ・アクセス装置 | |
JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
JPS59147236U (ja) | インタ−フエイス制御装置 | |
JPS6130140U (ja) | デ−タ転送装置 | |
JPS5888411U (ja) | 交流信号発生器 | |
JPS59160347U (ja) | 音声出力装置 | |
JPS5933544U (ja) | カウンタ−読み込み回路 | |
JPS585162U (ja) | 有料道路用端末機 | |
JPS6324798U (ja) | ||
JPS5923856U (ja) | デイスク装置のデ−タ転送制御回路 | |
JPS60116539U (ja) | デ−タ処理システム | |
JPS613588U (ja) | カウンタ回路 | |
JPS60164258U (ja) | デ−タ転送制御装置 |