JPS5923856U - デイスク装置のデ−タ転送制御回路 - Google Patents
デイスク装置のデ−タ転送制御回路Info
- Publication number
- JPS5923856U JPS5923856U JP11717282U JP11717282U JPS5923856U JP S5923856 U JPS5923856 U JP S5923856U JP 11717282 U JP11717282 U JP 11717282U JP 11717282 U JP11717282 U JP 11717282U JP S5923856 U JPS5923856 U JP S5923856U
- Authority
- JP
- Japan
- Prior art keywords
- disk device
- control circuit
- data transfer
- full
- transfer control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の一実施例を示す電気的構成図、第2図
はディスクの動作を示す図である。 1・・・演算制御装置、2・・・メモリ、3・・・FI
FOレジスタ、4・・・FIFOコントローラ、5・・
・ディスク制御回路、6・・・ディスク装置、DB1〜
DB、・・・バス。
はディスクの動作を示す図である。 1・・・演算制御装置、2・・・メモリ、3・・・FI
FOレジスタ、4・・・FIFOコントローラ、5・・
・ディスク制御回路、6・・・ディスク装置、DB1〜
DB、・・・バス。
Claims (1)
- 演算制御装置とディスク装置を接続して情報のやりとり
を行う場合において、演算制御装置とディスク装置間に
データを一時的に格納するFIFO方式のレジスタと、
該レジスタに格納されているデータの情況に応じてフル
(FULL)、プリフル(PRE−FULL)及びエン
プティ(EMPTY)の3つのレベルの信号を出力する
制御回路を設け、該制御回路の出力に応じてディスク装
置と演算制御装置間のデータの転送を制御することがで
きるように1、たことを特徴とするディスク装置のデー
タ転送制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11717282U JPS5923856U (ja) | 1982-07-30 | 1982-07-30 | デイスク装置のデ−タ転送制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11717282U JPS5923856U (ja) | 1982-07-30 | 1982-07-30 | デイスク装置のデ−タ転送制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5923856U true JPS5923856U (ja) | 1984-02-14 |
Family
ID=30269830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11717282U Pending JPS5923856U (ja) | 1982-07-30 | 1982-07-30 | デイスク装置のデ−タ転送制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5923856U (ja) |
-
1982
- 1982-07-30 JP JP11717282U patent/JPS5923856U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5923856U (ja) | デイスク装置のデ−タ転送制御回路 | |
JPS59192706U (ja) | パラメ−タ設定装置 | |
JPS6025048U (ja) | フレキシブルデイスクドライブ用デ−タ入出力装置 | |
JPS6142649U (ja) | デ−タ転送装置 | |
JPS59122626U (ja) | 読取制御装置 | |
JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
JPS6076447U (ja) | プログラマブルな高速モ−ド/低速モ−ド切り換えバス | |
JPS6119857U (ja) | 出力ポ−ト制御回路 | |
JPS5984668U (ja) | 車両運行記録装置 | |
JPS58164028U (ja) | 入出力デ−タ・バツフア装置 | |
JPS60164258U (ja) | デ−タ転送制御装置 | |
JPS6087050U (ja) | デ−タ転送制御装置 | |
JPS6130140U (ja) | デ−タ転送装置 | |
JPS5881654U (ja) | 演算処理装置 | |
JPS60107896U (ja) | 表示メモリ制御回路 | |
JPS5992929U (ja) | Dma装置のメモリ監視装置 | |
JPS5917022U (ja) | 磁気テ−プ装置 | |
JPS58176231U (ja) | 操作制御装置 | |
JPS5940928U (ja) | デ−タ転送制御装置 | |
JPS60174956U (ja) | 異常メツセ−ジ出力装置 | |
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS6030051U (ja) | Pcmデ−タ発生回路 | |
JPS5917090U (ja) | デ−タ転送システム | |
JPS60144148U (ja) | 記憶装置 | |
JPS6184953U (ja) |