JPS60184144U - マイクロコンピユ−タ装置 - Google Patents

マイクロコンピユ−タ装置

Info

Publication number
JPS60184144U
JPS60184144U JP1984068247U JP6824784U JPS60184144U JP S60184144 U JPS60184144 U JP S60184144U JP 1984068247 U JP1984068247 U JP 1984068247U JP 6824784 U JP6824784 U JP 6824784U JP S60184144 U JPS60184144 U JP S60184144U
Authority
JP
Japan
Prior art keywords
signal
cpu
address decoder
timer
gate circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1984068247U
Other languages
English (en)
Inventor
吉岡 道雄
孝祥 清水
Original Assignee
横河電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 横河電機株式会社 filed Critical 横河電機株式会社
Priority to JP1984068247U priority Critical patent/JPS60184144U/ja
Publication of JPS60184144U publication Critical patent/JPS60184144U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第1図は本考案に係る装置の一例を示す構成ブロック図
、第2図はその動作波形図、第3図は従来装置の一例を
示す構成ブロック図である。 1・・・CPU、 2・・・アドレスデコーダ、31.
32・・・レジスタ、8・・・タイマー、91〜94・
・・ゲート回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 中央処理装置CPUと、このCPUにアドレスバスを介
    して接続されるアドレスデコーダと、前記CPUにデー
    タバスを介して接続されるとともに前記アドレスデコー
    ダからの信号によって選択されるレジスタとを備えた装
    置において、前記アドレスデコーダを介して前記CPU
    から与えられる信号によって所定の時間だけ作動するタ
    イマーと、このタイマーからの信号と前記CPUからの
    書き込み又は読み出し指令信号とを入力するアンドゲー
    ト回路とを設け、このゲート回路からの信号によって前
    記レジスタの書き込み又は読み出し許可/禁止を行なう
    ことを特徴とするマイクロコンピュータ装置。
JP1984068247U 1984-05-10 1984-05-10 マイクロコンピユ−タ装置 Pending JPS60184144U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984068247U JPS60184144U (ja) 1984-05-10 1984-05-10 マイクロコンピユ−タ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984068247U JPS60184144U (ja) 1984-05-10 1984-05-10 マイクロコンピユ−タ装置

Publications (1)

Publication Number Publication Date
JPS60184144U true JPS60184144U (ja) 1985-12-06

Family

ID=30602825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984068247U Pending JPS60184144U (ja) 1984-05-10 1984-05-10 マイクロコンピユ−タ装置

Country Status (1)

Country Link
JP (1) JPS60184144U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413652A (en) * 1987-07-07 1989-01-18 Nec Corp Single chip microcomputer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6081662A (ja) * 1983-10-12 1985-05-09 Fujitsu Ltd メモリ書込み回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6081662A (ja) * 1983-10-12 1985-05-09 Fujitsu Ltd メモリ書込み回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413652A (en) * 1987-07-07 1989-01-18 Nec Corp Single chip microcomputer

Similar Documents

Publication Publication Date Title
JPS60184144U (ja) マイクロコンピユ−タ装置
JPS5851333U (ja) プログラム処理装置
JPS60640U (ja) Dma処理とプログラム計測モ−ドの並行処理システム
JPS59108906U (ja) 制御装置の仕様デ−タ表示装置
JPS59134842U (ja) 車載電子機器用のワンチツプマイコンのメモリ拡張装置
JPS59194199U (ja) 磁気バブル記憶装置
JPS6095653U (ja) デ−タバス制御装置
JPS58164042U (ja) フロツピ−デイスク装置
JPS61164551U (ja)
JPS6044140U (ja) マイクロプロセッサ等のデバッグ装置
JPS60158203U (ja) シ−ケンサ
JPS58171556U (ja) パネル制御装置
JPS6057841U (ja) 磁気ディスク装置の書き込み制御回路
JPS60123045U (ja) リ−ド/ライトプロテクシヨン装置
JPS5881798U (ja) Promライタ−
JPS5894034U (ja) トレ−ス装置
JPS6116648U (ja) マイクロプログラム制御式情報処理装置
JPS58118599U (ja) 記憶装置
JPS59122636U (ja) メモリ読み出し切換え装置
JPS5851361U (ja) マイクロコンピユ−タ制御回路
JPH0196047U (ja)
JPS60192021U (ja) 電源遮断制御装置
JPH022751U (ja)
JPS5894197U (ja) 情報書込み器
JPS59138961U (ja) トレ−ス・メモリ制御回路