JPS60158203U - シ−ケンサ - Google Patents
シ−ケンサInfo
- Publication number
- JPS60158203U JPS60158203U JP4432984U JP4432984U JPS60158203U JP S60158203 U JPS60158203 U JP S60158203U JP 4432984 U JP4432984 U JP 4432984U JP 4432984 U JP4432984 U JP 4432984U JP S60158203 U JPS60158203 U JP S60158203U
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- sequencer
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の再基本的構成図、第2図は本考案の一
実施例のシーケンサとその周辺装置との概略構成を示す
ブロック図、第3図はI10RAMコントローラの一例
を示す概略回路図、第4図は実施例シーケンサの制御の
一例を示すフローチャート、第5図はI10リード・ラ
イトストローブとインヒビット信号のタイミングを説明
するタイ ′ムチヤードである。 1・・・シーケンサ、3・・・データロガ−110・・
・−CPU、 16・・・入力回路、18・・・出力回
路、20・・・I 10RNSへ 22・・・110R
AMコントローラ、104・・・単安定マルチバイブレ
ータ。
実施例のシーケンサとその周辺装置との概略構成を示す
ブロック図、第3図はI10RAMコントローラの一例
を示す概略回路図、第4図は実施例シーケンサの制御の
一例を示すフローチャート、第5図はI10リード・ラ
イトストローブとインヒビット信号のタイミングを説明
するタイ ′ムチヤードである。 1・・・シーケンサ、3・・・データロガ−110・・
・−CPU、 16・・・入力回路、18・・・出力回
路、20・・・I 10RNSへ 22・・・110R
AMコントローラ、104・・・単安定マルチバイブレ
ータ。
Claims (1)
- 【実用新案登録請求の範囲】 制御対象のデータを入力する入力手段と、制御対象を制
御するデータを出力する出力手段と、 入力手段を介して入力された前記データに基づいて、出
力手段を介して制御対象に前記データを出力する制御手
段と、 を備えるシーケンスサにおいて、 入力手段と出力手段とのアドレスに応じた記憶容量を有
し、制御手段が入力手段もしくは出力手段を介して前記
データの入・出力を行なう毎に、該データと同一のデー
タを入・出力が行なわれる入力手段もし、くは出力手段
のアドレスと対応するアドレスに書き込む記憶手段と、 記憶手段へのデータの書き込みが行なわれていない期間
を検出して、該記憶手段からのデータの読み出しを外部
機器に許可する許可手段と、記憶手段への外部機器から
の読み出し制御定信号を入力して、記憶手段に記憶され
たデータを外部機器へ出力するデータ読み出し手段と、
を備えたことを特徴とするシーケンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4432984U JPS60158203U (ja) | 1984-03-28 | 1984-03-28 | シ−ケンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4432984U JPS60158203U (ja) | 1984-03-28 | 1984-03-28 | シ−ケンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60158203U true JPS60158203U (ja) | 1985-10-21 |
Family
ID=30556801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4432984U Pending JPS60158203U (ja) | 1984-03-28 | 1984-03-28 | シ−ケンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60158203U (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5539933A (en) * | 1978-09-13 | 1980-03-21 | Nissan Motor Co Ltd | Process control device |
JPS5840619A (ja) * | 1981-09-04 | 1983-03-09 | Hitachi Ltd | シ−ケンスコントロ−ラおよびその制御方法 |
-
1984
- 1984-03-28 JP JP4432984U patent/JPS60158203U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5539933A (en) * | 1978-09-13 | 1980-03-21 | Nissan Motor Co Ltd | Process control device |
JPS5840619A (ja) * | 1981-09-04 | 1983-03-09 | Hitachi Ltd | シ−ケンスコントロ−ラおよびその制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60158203U (ja) | シ−ケンサ | |
JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
JPS6125602U (ja) | シ−ケンサ | |
JPS60192021U (ja) | 電源遮断制御装置 | |
JPS5983855U (ja) | エレベ−タ制御装置の出力装置 | |
JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
JPS59155629U (ja) | Gpib型コントロ−ル回路 | |
JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
JPS614233U (ja) | 画像メモリ・アクセス装置 | |
JPS6087050U (ja) | デ−タ転送制御装置 | |
JPS59113841U (ja) | 主記憶構成制御装置 | |
JPS6076446U (ja) | 記憶装置 | |
JPS58164028U (ja) | 入出力デ−タ・バツフア装置 | |
JPS60131056U (ja) | メモリ内蔵形lsi | |
JPS6125653U (ja) | 画情報処理装置 | |
JPS59130294U (ja) | システム制御装置 | |
JPS59119661U (ja) | 画像メモリ装置 | |
JPS5894197U (ja) | 情報書込み器 | |
JPS6160352U (ja) | ||
JPS58138146U (ja) | シリアルデ−タ入力装置 | |
JPS59130146U (ja) | メモリ装置 | |
JPS60155099U (ja) | 記憶制御装置 | |
JPH022751U (ja) | ||
JPS60116539U (ja) | デ−タ処理システム | |
JPS61172343U (ja) |